基于Quartus II的CPLD的数字系统设计与实现PDF电子书下载

第1章 Quartus Ⅱ 9.X开发流程 1

1.1 Quartus Ⅱ概述 1

1.2 面向FPGA/CPLD的开发流程 3

1.2.1 设计输入 3

1.2.2 综合 4

1.2.3 布线布局（适配） 4

1.2.4 仿真 5

1.2.5 下载和硬件测试 5

1.3 Quartus Ⅱ操作流程 5

1.3.1 创建工程 5

1.3.2 设计文件输入 7

1.3.3 编译前设置 9

1.3.4 全程编译 10

1.3.5 时序仿真 11

1.3.6 RTL级电路 15

1.3.7 引脚锁定 16

1.3.8 编程下载 17

1.3.9 其他下载方式 18

1.4 Quartus Ⅱ 9.X的使用 19

1.4.1 原理图电路设计方法 19

1.4.2 层次化设计流程 22

第2章 CPLD简介 25

2.1 基本PLD的原理及分类 25

2.1.1 PLD的原理概述 25

2.1.2 PLD的分类 25

2.2 CPLD的结构与原理 26

2.2.1 逻辑阵列块 27

2.2.2 宏单元 27

2.2.3 扩展乘积项 28

2.2.4 可编程连线阵列 28

2.2.5 I/O控制模块 29

2.3 数字电路设计的常用外围模块电路 29

2.3.1 秒信号发生电路 29

2.3.2 单脉冲产生电路 29

2.3.3 电平保持产生电路 30

2.3.4 指示灯电路 30

2.3.5 数码管显示电路 31

2.3.6 矩阵键盘 32

2.3.7 发声电路 33

2.4 数字电路设计的其他辅助电路 33

2.4.1 电源电路 33

2.4.2 复位电路 34

2.4.3 时钟电路 34

第3章 门电路 35

3.1 基本门电路 35

3.1.1 与逻辑 35

3.1.2 或逻辑 37

3.1.3 非逻辑 39

3.2 复合逻辑电路 41

3.2.1 与非逻辑电路 41

3.2.2 或非逻辑电路 43

3.2.3 异或逻辑电路 44

3.2.4 同或逻辑电路 46

3.2.5 与或非逻辑电路 47

第4章 组合逻辑电路 50

4.1 加法器 50

4.1.1 半加器 50

4.1.2 全加器 54

4.1.3 4位串行进位加法器 57

4.1.4 4位超前进位加法器 59

4.2 比较器 63

4.2.1 1位比较器 63

4.2.2 4位扩展比较器 66

4.3 编码器 69

4.3.1 二进制编码器 69

4.3.2 8线-3线扩展优先编码器 72

4.3.3 其他编码器 76

4.4 译码器 80

4.4.1 二进制译码器 80

4.4.2 3位二进制扩展译码器 84

4.4.3 显示译码器 88

4.5 数据选择器 93

4.5.1 4选1数据选择器 93

4.5.2 字扩展数据选择器 96

4.5.3 位扩展数据选择器 98

4.6 数据分配器 101

4.6.1 1路-4路数据分配器 101

4.6.2 数据分配器的扩展 104

第5章 组合逻辑电路应用 107

5.1 组合逻辑电路的设计与测试方法 107

5.1.1 组合逻辑电路的一般设计方法 107

5.1.2 组合逻辑电路的测试方法 107

5.2 加法器应用 108

5.3 比较器应用 109

5.4 编码器应用 111

5.4.1 16线-4线优先编码器 111

5.4.2 医院呼叫灯的控制电路 115

5.5 译码器应用 117

5.5.1 4线-16线二进制译码器 117

5.5.2 设计一个编码信号显示电路 119

5.6 数据选择器应用 121

5.7 竞争冒险 123

5.7.1 险象的判断 124

5.7.2 险象的解决方法 125

第6章 触发器 127

6.1 基本触发单元 127

6.1.1 基本触发器 127

6.1.2 同步触发器 130

6.1.3 边沿触发器 133

6.2 触发器之间的转换 137

6.2.1 JK触发器转换成其他触发器 137

6.2.2 D触发器转换成其他触发器 139

第7章 时序逻辑电路 142

7.1 同步二进制计数器 142

7.1.1 同步3位二进制加／减法计数器 142

7.1.2 同步3位二进制可逆计数器 147

7.1.3 带控制同步4位二进制加法／可逆计数器 150

7.2 异步二进制计数器 155

7.2.1 二进制异步加／减法计数器 155

7.2.2 二进制扩展异步计数器 160

7.3 十进制计数器 164

7.3.1 同步十进制加／减法计数器 164

7.3.2 同步十进制可逆计数器 168

7.3.3 带控制1位同步十进制加法计数器 171

7.3.4 单／双时钟1位同步十进制可逆计数器 175

7.4 基本寄存器 181

7.5 移位寄存器 185

7.5.1 单向移位寄存器 185

7.5.2 双向移位寄存器 189

7.5.3 8位移位寄存器 192

7.6 移位寄存器型计数器 195

7.6.1 环形计数器 195

7.6.2 扭环形计数器 198

第8章 时序逻辑电路的设计及应用 202

8.1 时序逻辑电路的设计与测试方法 202

8.1.1 时序逻辑电路的一般设计方法 202

8.1.2 同步时序逻辑电路的设计步骤和方法 202

8.1.3 时序逻辑电路的测试方法 203

8.2 N进制计数器 205

8.2.1 二十四进制计数器 205

8.2.2 六十进制计数器 209

8.3 时序逻辑电路的应用 212

8.3.1 计数器的应用 212

8.3.2 异步计数器的应用 215

8.3.3 简易数字秒表的设计 217

8.3.4 简易数字钟的设计 220

第9章 基于原理图的综合设计实例 225

9.1 数字频率计 225

9.2 交通灯控制电路 230

9.3 电风扇控制电路 234

9.4 跑马灯设计 238

9.5 洗衣机控制器 241

第10章 基于原理图和VHDL混合输入的综合设计实例 246

10.1 篮球比赛进攻24s计时器 246

10.2 出租车自动计费器 251

10.3 电梯控制器 254

10.4 4×4键盘扫描电路设计 258

附录 实验系统原理图和实验系统实物图 263

参考文献 265