EDA技术与FPGA应用设计PDF电子书下载

第1章 可编程逻辑器件概述 1

1.1数字逻辑电路设计与ASIC技术 1

1.1.1数字逻辑电路设计方法 1

1.1.2 ASIC及其设计方法 1

1.2 PLD概述 2

1.2.1 PLD的发展 2

1.2.2 PLD的分类 3

1.3 PLD逻辑表示法 3

1.4 PLD的设计与开发 5

1.4.1 PLD的设计流程 5

1.4.2 PLD的开发环境 7

1.4.3 IP核复用技术 7

习题1 8

第2章 大规模可编程逻辑器件CPLD/FPGA 9

2.1 CPLD结构与工作原理 9

2.1.1 Lattice公司的CPLD器件系列 9

2.1.2 ispLSI1016的结构 10

2.1.3 ispLSI系列器件的主要技术特性 14

2.1.4 ispLSI器件的设计与编程 15

2.2 FPGA内部结构与工作原理 16

2.3 CPLD/FPGA产品概述 18

2.3.1 Altera公司产品 18

2.3.2 Xilinx公司产品 19

2.3.3 Lattice公司产品 20

2.4编程与配置 21

2.4.1在系统可编程ISP 21

2.4.2配置 21

2.5 CPLD与FPGA的比较和选用 23

习题2 23

第3章 常用EDA软件 25

3.1 isp Design EXPERT System编程软件 25

3.1.1建立设计项目 25

3.1.2原理图源文件输入 26

3.1.3功能和时序仿真 29

3.1.4器件适配 30

3.1.5器件编程 31

3.1.6 VHDL源文件输入方法 33

3.2 Quartus 11操作指南 35

3.2.1建立设计工程 35

3.2.2原理图源文件输入 37

3.2.3编译 40

3.2.4仿真验证 41

3.2.5器件编程 44

3.2.6 VHDL设计输入方法 46

3.3 ISE开发软件 47

3.3.1 ISE概述 47

3.3.2新建工程 47

3.3.3新建VHDL源文件 50

3.3.4波形仿真 53

3.3.5设计实现 55

3.3.6下载配置 59

习题3 62

第4章VHDL语言基础 63

4.1 VHDL语言的基本组成 63

4.1.1参数部分 64

4.1.2实体部分 65

4.1.3结构体部分 66

4.2 VHDL语言要素 69

4.2.1文字规则 69

4.2.2数据对象 71

4.2.3 VHDL中的数据类型 74

4.2.4 VHDL语言的运算符 79

4.2.5 VHDL的属性 83

习题4 85

第5章VHDL基本描述语句 87

5.1顺序语句 87

5.1.1顺序赋值语句 87

5.1.2 IF语句 91

5.1.3 CASE语句 94

5.1.4 LOOP语句 96

5.1.5 NEXT语句 98

5.1.6 EXIT语句 98

5.1.7 WAIT语句 99

5.1.8 NULL语句 100

5.2并行语句 100

5.2.1并行信号赋值语句 101

5.2.2 PROCESS进程语句 103

5.2.3元件例化语句 106

5.2.4 BLOCK块语句 109

5.2.5 GENERATE生成语句 110

习题5 112

第6章 子程序与程序包 118

6.1子程序 118

6.1.1函数 118

6.1.2过程 120

6.2程序包 122

6.2.1程序包定义 122

6.2.2程序包引用 123

6.2.3常用预定义程序包 123

习题6 124

第7章 常用电路的VHDL描述 125

7.1组合逻辑电路VHDL描述 125

7.1.1基本门电路 125

7.1.2编码器 127

7.1.3译码器 131

7.1.4数值比较器 133

7.1.5数据选择器 134

7.1.6算术运算 136

7.1.7三态门电路 137

7.1.8双向端口设计 139

7.2时序逻辑电路 140

7.2.1触发器 140

7.2.2计数器 143

7.2.3移位寄存器 148

7.2.4状态机 150

7.3存储器设计 154

7.3.1 ROM存储器设计 154

7.3.2 RAM存储器设计 155

习题7 156

第8章 宏功能模块与IP核应用 162

8.1 LPM RAM 162

8.1.1 LPM RAM宏模块定制 162

8.1.2工程编译 165

8.1.3仿真验证 166

8.1.4查看RTL原理图 171

8.1.5 LPM RAM应用 172

8.2 LPM ROM宏模块 173

8.2.1建立初始化数据文件 173

8.2.2 LPM ROM宏模块配置 175

8.2.3仿真验证 179

8.2.4 LPM ROM模块调用 180

8.3时钟锁相环宏模块 181

8.3.1 LPM DLL宏模块配置 181

8.3.2 PLL模块调用 186

8.3.3仿真验证 187

8.4片内逻辑分析仪 187

8.4.1新建逻辑分析仪设置文件 188

8.4.2引脚锁定 191

8.4.3编程下载 192

8.4.4信号采样 194

习题8 195

第9章DSPBuilder应用 196

9.1 DSP Builder软件安装 196

9.2 DSP Builder设计实例 196

9.2.1建立Simulink模型 196

9.2.2模型仿真 206

9.2.3模型编译 209

习题9 213

第10章SOPC Builder应用 214

10.1 SOPC Builder 214

10.2 Nios 11综合设计实例 215

习题10 234

参考文献 235