计算机组成与系统结构PDF电子书下载

第1章 计算机系统概论 1

1.1 电子计算机的发展概况 1

1.1.1 计算机的产生 1

1.1.2 国外计算机发展简介 1

1.1.3 中国计算机发展简介 2

1.1.4 计算机的发展趋势 5

1.2 计算机的分类、特点和技术指标 6

1.2.1 计算机的分类 6

1.2.2 计算机的特点 7

1.2.3 计算机的主要技术指标 8

1.3 计算机基本结构及设计思想 9

1.3.1 冯·诺依曼计算机的设计思想 9

1.3.2 计算机的基本结构 10

1.4 计算机的软件与计算机的工作过程 13

1.4.1 软件的发展演变 13

1.4.2 计算机的工作过程 14

1.5 计算机软件与硬件的逻辑等价性 19

1.6 计算机系统结构的基本概念 19

1.6.1 计算机的层次结构 19

1.6.2 计算机组成与系统结构的概念 21

1.6.3 计算机系统结构中并行性的发展 22

1.7 计算机的应用 24

习题一 26

第2章 数据的表示方法和数据校验 28

2.1 数据的表示方法及其转换 28

2.1.1 数制 28

2.1.2 计算机为什么采用二进制 29

2.1.3 不同数制间的数据转换 29

2.1.4 数据符号的表示 31

2.1.5 十进制数的编码与运算 31

2.2 无符号数和有符号数 33

2.2.1 无符号数 33

2.2.2 有符号数及其编码 33

2.3 定点数和浮点数 39

2.3.1 数的定点表示 39

2.3.2 数的浮点表示 40

2.3.3 IEEE754标准 42

2.4 非数值数据的表示方法 43

2.4.1 逻辑数据 43

2.4.2 字符的表示方法 43

2.4.3 汉字的表示方法 45

2.4.4 其他信息的表示 46

2.5 数据校验 46

2.5.1 奇偶校验 47

2.5.2 海明码校验 49

2.5.3 循环冗余校验 52

习题二 55

第3章 运算方法及运算部件 56

3.1 二进制串行加法器和十进制加法器 56

3.2 定点数的运算 58

3.2.1 定点补码加、减运算 58

3.2.2 加、减运算的溢出处理 61

3.3 定点数乘法运算 63

3.3.1 定点数的位移运算 63

3.3.2 原码一位乘法和两位乘法 65

3.3.3 补码一位乘法和两位乘法 68

3.3.4 阵列乘法器 72

3.4 定点数除法运算 74

3.4.1 原码一位除法 74

3.4.2 原码加减交替除法 76

3.4.3 补码一位除法 78

3.4.4 阵列除法器 80

3.5 定点运算器的组成与结构 80

3.5.1 二进制并行加法器 81

3.5.2 多功能算术逻辑单元SN74181 84

3.5.3 双极型位片式运算器AM29C101 87

3.5.4 定点运算器的基本结构 88

3.6 浮点数的运算方法与浮点运算器 89

3.6.1 浮点数的加、减运算 89

3.6.2 浮点数的乘、除法运算 91

3.6.3 浮点运算器的组成 93

习题三 93

第4章 主存储器与Cache 96

4.1 存储器系统概述 96

4.1.1 存储器系统的Cache一主存层次结构 96

4.1.2 存储器分类 96

4.1.3 主存储器的主要性能指标 100

4.2 半导体读／写存储器 101

4.2.1 静态随机读／写存储器（SRAM） 101

4.2.2 动态随机读／写存储器（DRAM） 106

4.2.3 存储器芯片的读／写时序 108

4.2.4 DRAM的刷新 110

4.3 半导体只读存储器和闪速存储器 112

4.3.1 固定掩膜只读存储器（ROM） 112

4.3.2 一次编程只读存储器（PROM） 112

4.3.3 可擦除可编程只读存储器（EPROM） 113

4.3.4 闪速存储器 114

4.4 主存储器的组成与设计 116

4.4.1 主存储器存储单元的分配 116

4.4.2 主存储器与CPU的连接 117

4.4.3 主存储器的设计 121

4.5 并行读／写存储器 123

4.5.1 双端口存储器 124

4.5.2 单体多字存储器 127

4.5.3 多体交叉存储器 128

4.6 相联存储器 129

4.6.1 相联存储器的基本原理 129

4.6.2 相联存储器的基本组成 130

4.7 高速缓冲存储器（Cache） 131

4.7.1 Cache的功能 131

4.7.2 Cache的基本原理及结构 132

4.7.3 Cache的读／写操作和命中率 135

4.7.4 地址映像 137

4.7.5 替换算法 140

4.7.6 Pentium Ⅱ的Cache组织 141

习题四 143

第5章 指令系统的设计 147

5.1 指令系统的作用和性能要求 147

5.1.1 指令系统的作用 147

5.1.2 对指令系统的性能要求 147

5.2 机器指令的设计要素 148

5.2.1 机器指令的组成要素 148

5.2.2 指令的表示和类型 149

5.2.3 指令集应考虑的各种因素 150

5.3 指令的基本格式 151

5.3.1 指令的一般格式 151

5.3.2 操作码的编码技术 151

5.3.3 地址码的安排 152

5.3.4 指令的字长 153

5.4 操作类型和操作数类型 154

5.4.1 操作类型 154

5.4.2 操作数类型 156

5.5 指令寻址方式和操作数寻址方式 157

5.5.1 指令寻址方式（包括顺序寻址、跳跃寻址） 157

5.5.2 操作数寻址方式 158

5.6 CISC和RISC的指令系统 165

5.6.1 复杂指令系统计算机CISC 165

5.6.2 精简指令系统计算机RISC 166

5.6.3 RISC和CISC的比较 167

习题五 168

第6章 中央处理器与设计 171

6.1 CPU的基本功能与结构 171

6.1.1 CPU的基本功能 171

6.1.2 CPU的基本结构 172

6.1.3 算术／逻辑运算器的功能 173

6.1.4 控制器的结构及功能 173

6.1.5 寄存器与总线接口 175

6.2 时序与控制 176

6.2.1 指令周期 177

6.2.2 时序信号发生器 177

6.2.3 控制方式 180

6.3 硬布线控制器的组成与设计 181

6.3.1 基本概念 181

6.3.2 硬布线控制器的基本原理 182

6.3.3 硬布线控制器的设计步骤 183

6.3.4 硬布线控制器设计举例 185

6.3.5 阵列逻辑控制器 189

6.3.6 指令执行过程举例 192

6.4 微程序控制器结构原理 195

6.4.1 微程序控制的基本概念 195

6.4.2 微程序控制器的基本结构 196

6.4.3 微程序控制的基本原理 199

6.4.4 微程序控制器和硬布线控制器的比较 202

6.5 微程序设计技术 203

6.5.1 微指令的编码方式 203

6.5.2 微地址的形成方法 205

6.5.3 微指令的格式 207

6.5.4 微程序设计举例 209

6.6 流水线式CPU 212

6.6.1 并行处理技术 212

6.6.2 流水线式CPU的结构 214

6.6.3 流水线中的主要问题及解决方法 216

6.7 CPU举例 216

6.7.1 早期Intel系列CPU简介 216

6.7.2 早期Pentium系列CPU 219

6.7.3 RISC处理器 221

6.8 多核处理器 224

6.8.1 为什么要发展多核处理器 225

6.8.2 多核处理器的技术关键 228

习题六 230

第7章 辅存与虚拟存储器系统 235

7.1 存储器系统的层次结构 235

7.1.1 局部性原理 235

7.1.2 多级存储器体系结构 236

7.1.3 主存-辅存层次结构 236

7.1.4 三级存储层次结构 237

7.2 辅助存储器 238

7.2.1 磁表面记录原理及记录方式 238

7.2.2 磁盘存储器 241

7.2.3 磁带存储器 245

7.2.4 光盘存储器 248

7.3 微型可移动U盘和SSD固态硬盘 250

7.3.1 微型可移动U盘 250

7.3.2 SSD固态硬盘 251

7.4 虚拟存储器技术 254

7.4.1 虚拟存储器的基本概念 254

7.4.2 虚拟存储器的管理方式 255

7.4.3 虚拟存储器的工作过程 258

习题七 259

第8章 系统总线及其互连结构 262

8.1 计算机系统的互连结构 262

8.2 总线的基本概念 264

8.2.1 总线的作用及分类 264

8.2.2 总线的特性与标准 265

8.2.3 总线的连接方式 266

8.2.4 总线的数据传送方式 267

8.3 总线仲裁和协议 268

8.3.1 总线仲裁 268

8.3.2 总线协议 270

8.4 PCI总线 272

8.4.1 PCI总线的特点 272

8.4.2 PCI总线信号定义 274

8.4.3 PCI总线周期类型和操作 279

8.4.4 PCI总线仲裁器 285

8.5 外部通信总线 286

8.5.1 RS-232C串行通信总线 286

8.5.2 通用串行总线USB 288

8.6 总线设计要素 289

习题八 289

第9章 输入／输出组成与设计 290

9.1 输入／输出系统概述 290

9.1.1 I/O接口的基本功能 290

9.1.2 I/O接口的基本组成 291

9.1.3 I/O设备的编址方式 293

9.1.4 I/O接口的类型 294

9.2 程序直接控制方式 294

9.2.1 无条件传送方式 295

9.2.2 程序查询方式 295

9.2.3 程序查询方式的接口 295

9.3 程序中断方式 295

9.3.1 中断的基本概念及分类 296

9.3.2 中断的请求和中断屏蔽 298

9.3.3 中断响应和中断处理 301

9.3.4 中断判优和多重中断 303

9.3.5 程序中断设备接口和工作原理 308

9.4 直接存储器访问（DMA）方式 309

9.4.1 DMA方式的基本概念 309

9.4.2 DMA控制器组成 310

9.4.3 DMA传送过程 311

9.4.4 DMA传输方式 313

9.4.5 DMA控制器与系统的连接方式 314

9.5 通道控制方式和输入／输出处理机 315

9.5.1 I/O通道的基本概念 315

9.5.2 I/O通道的基本功能 316

9.5.3 I/O通道的类型 316

9.5.4 通道型I/O处理机（IOP）和外围处理机 318

9.6 输入／输出（I/O）系统的设计 319

习题九 319

第10章 输入／输出（I/O）设备 322

10.1 概述 322

10.1.1 I/O设备的基本功能 322

10.1.2 I/O设备的特点 323

10.1.3 I/O设备的分类 324

10.1.4 I/O设备与主机的连接 325

10.2 输入设备 325

10.2.1 键盘 325

10.2.2 鼠标器 328

10.2.3 触摸屏 329

10.2.4 语音与文字输入系统 331

10.2.5 数码相机 333

10.2.6 数码摄像机 334

10.3 输出设备 334

10.3.1 CRT显示器 334

10.3.2 液晶显示器 342

10.3.3 等离子显示技术 344

10.3.4 打印设备 344

习题十 351

第11章 流水技术与流水处理机 352

11.1 指令重叠与先行控制 352

11.1.1 重叠方式 352

11.1.2 先行控制技术 353

11.2 流水线的时空图与流水线的分类 354

11.2.1 流水线的时空图 354

11.2.2 流水线分类 355

11.2.3 流水技术的特点 357

11.3 流水线的性能 357

11.3.1 吞吐率（throughput rate） 357

11.3.2 加速比（speedup ratio） 359

11.3.3 效率（efficiency） 360

11.3.4 举例 360

11.4 流水线的相关处理和控制机构 362

11.4.1 局部相关及处理方法 362

11.4.2 全局性相关及其处理 366

11.4.3 流水机器的中断处理 368

11.4.4 非线性流水线调度 369

11.5 向量流水处理与向量流水处理机 371

11.5.1 向量的流水处理 371

11.5.2 向量流水处理机 372

11.6 指令级高度并行的超级处理机 375

11.6.1 超标量处理机 375

11.6.2 超长指令字（VLIW）处理机 376

11.6.3 超流水线处理机 378

习题十一 378

第12章 并行处理机与多处理机 382

12.1 并行处理机 382

12.1.1 并行处理机的基本结构 382

12.1.2 并行处理机的特点 385

12.1.3 并行处理机的算法 385

12.2 并行处理机的互连网络与存储分配 388

12.2.1 并行处理机互连网络的设计目标 388

12.2.2 基本的单级互连网络 389

12.2.3 多级互连网络 392

12.2.4 并行处理机的质数存储系统 398

12.3 多处理机系统 400

12.3.1 多处理机系统的特点和分类 400

12.3.2 多处理机Cache一致性问题及其解决方法 403

12.4 多处理机的并行算法 412

12.4.1 并行程序设计语言的特点 412

12.4.2 并行程序设计模型 412

12.4.3 并行程序设计算法 413

12.5 多处理机的操作系统 420

12.5.1 多处理机操作系统的复杂性和特点 420

12.5.2 多处理机操作系统的类型 422

12.6 多处理机实例与机群系统及计算模型简介 424

习题十二 428

参考文献 431