逻辑与计算机设计基础 原书第4版PDF电子书下载

第1章 数字系统与信息 1

1.1信息表示 2

1.1.1数字计算机 3

1.1.2其他计算机 4

1.1.3通用计算机的进一步说明 7

1.2数制 8

1.2.1二进制 9

1.2.2八进制与十六进制 10

1.2.3数字范围 11

1.3算术运算 11

1.4十进制编码 15

1.5字符编码 16

1.5.1 ASCII字符编码 16

1.5.2校验位 18

1.6格雷码 18

1.7本章小结 20

参考文献 20

习题 21

第2章 组合逻辑电路 24

2.1二值逻辑和逻辑门 24

2.1.1二值逻辑 24

2.1.2逻辑门 25

2.2布尔代数 27

2.2.1布尔代数的基本性质 28

2.2.2代数处理 30

2.2.3反函数 32

2.3标准形式 32

2.3.1最小项和最大项 33

2.3.2积之和 35

2.3.3和之积 36

2.4两级电路的优化 36

2.4.1成本标准 37

2.4.2卡诺图结构 38

2.4.3二变量的卡诺图 40

2.4.4三变量的卡诺图 41

2.5卡诺图的用法 43

2.5.1质主蕴涵项 43

2.5.2非质主蕴涵项 45

2.5.3和之积优化 45

2.5.4无关最小项 46

2.6程序化的两级优化 48

2.7多级电路优化 51

2.8其他门类型 54

2.9异或操作和异或门 57

2.10高阻态输出 59

2.11本章小结 60

参考文献 60

习题 60

第3章 组合逻辑电路的设计 65

3.1设计过程 65

3.2开始分层设计 69

3.3工艺映射 71

3.4验证 74

3.4.1人工逻辑分析 74

3.4.2模拟 75

3.5组合函数模块 76

3.6基本逻辑函数 76

3.6.1定值、传输和取反 77

3.6.2多位函数 77

3.6.3使能 79

3.7译码 80

3.7.1译码器和使能结合 83

3.7.2基于译码器的组合电路 84

3.8编码器 85

3.8.1优先编码器 85

3.8.2编码器的扩展 87

3.9选择 87

3.9.1多路复用器 87

3.9.2基于多路复用器的组合电路 90

3.10本章小结 92

参考文献 92

习题 93

第4章 算术功能块与硬件描述语言 99

4.1迭代组合电路 99

4.2二进制加法器 100

4.2.1半加器 100

4.2.2全加器 100

4.2.3二进制行波进位加法器 101

4.3二进制减法 102

4.3.1补码 103

4.3.2采用二进制补码的减法 104

4.4二进制加减法器 105

4.4.1有符号的二进制数 106

4.4.2有符号二进制数的加法与减法 107

4.4.3溢出 108

4.5其他的算术功能块 109

4.5.1压缩 110

4.5.2递增 111

4.5.3递减 112

4.5.4常数乘法 112

4.5.5常数除法 113

4.5.6零填充与符号扩展 113

4.6硬件描述语言 113

4.6.1硬件描述语言 114

4.6.2逻辑综合 115

4.7硬件描述语言——VHDL 116

4.8硬件描述语言——Verilog 123

4.9本章小结 129

参考文献 129

习题 130

第5章 时序电路 135

5.1时序电路的定义 135

5.2锁存器 137

5.2.1 SR和SR锁存器 138

5.2.2 D锁存器 140

5.3触发器 141

5.3.1主从式触发器 141

5.3.2边沿触发式触发器 144

5.3.3标准图形符号 144

5.3.4直接输入 146

5.4时序电路分析 147

5.4.1输入方程 147

5.4.2状态表 148

5.4.3状态图 150

5.4.4时序电路模拟 151

5.5时序电路设计 152

5.5.1设计步骤 153

5.5.2构建状态图和状态表 153

5.5.3状态赋值 158

5.5.4使用D触发器的设计 159

5.5.5无效状态的设计 161

5.5.6验证 162

5.6其他类型的触发器 164

5.7状态机图及其应用 166

5.7.1状态机图模型 166

5.7.2输入条件的约束 168

5.7.3使用状态机图的设计应用 169

5.8时序电路的HDL表示——VHDL 175

5.9时序电路的HDL表示——Verilog 180

5.10本章小结 184

参考文献 185

习题 185

第6章 选择的设计主题 193

6.1设计空间 193

6.1.1集成电路 193

6.1.2 CMOS电路工艺 194

6.1.3工艺参数 197

6.2门的传播延迟 198

6.3触发器定时 199

6.4时序电路定时 201

6.5异步交互 202

6.6同步和亚稳态 203

6.7同步电路陷阱 208

6.8可编程实现技术 208

6.8.1只读存储器 210

6.8.2可编程逻辑阵列 211

6.8.3可编程阵列逻辑器件 213

6.9本章小结 214

参考文献 215

习题 215

第7章 寄存器与寄存器传输 219

7.1寄存器与加载使能 219

7.2寄存器传输 222

7.3寄存器传输操作 223

7.4对VHDL和Verilog使用者的提醒 225

7.5微操作 225

7.5.1算术微操作 226

7.5.2逻辑微操作 227

7.5.3移位微操作 228

7.6对单个寄存器的微操作 229

7.6.1基于多路复用器的传输 229

7.6.2移位寄存器 231

7.6.3行波计数器 234

7.6.4同步二进制计数器 235

7.6.5其他类型计数器 238

7.7寄存器单元设计 240

7.8基于多路复用器和总线的多寄存器传输 244

7.9串行传输及其微操作 247

7.10寄存器传输控制 250

7.11移位寄存器和计数器的HDL描述——VHDL 262

7.12移位寄存器和计数器的HDL描述——Verilog 263

7.13微程序控制 264

7.14本章小结 266

参考文献 266

习题 266

第8章 存储器基础 273

8.1存储器定义 273

8.2随机访问存储器 273

8.2.1读写操作 274

8.2.2定时波形 275

8.2.3存储器特征 276

8.3 SRAM集成电路 277

8.4 SRAM芯片阵列 281

8.5 DRAM芯片 283

8.5.1 DRAM单元 284

8.5.2 DRAM位片 285

8.6 DRAM分类 288

8.6.1同步DRAM （SDRAM） 289

8.6.2双倍数据速率SDRAM（DDR SDRAM） 290

8.6.3 Rambus？DRAM （RDRAM） 291

8.7动态RAM芯片阵列 292

8.8本章小结 292

参考文献 292

习题 292

第9章 计算机设计基础 294

9.1简介 294

9.2数据通路 294

9.3算术逻辑运算单元 297

9.3.1算术运算电路 297

9.3.2逻辑运算电路 300

9.3.3算术逻辑运算单元 300

9.4移位寄存器 301

9.5数据通路描述 303

9.6控制字 305

9.7一个简单的计算机结构 309

9.7.1指令集结构 310

9.7.2存储资源 310

9.7.3指令格式 311

9.7.4指令说明 312

9.8单周期硬连线控制 314

9.8.1指令译码器 316

9.8.2指令和程序举例 317

9.8.3单周期计算机观点 319

9.9多周期硬连线控制 319

9.10本章小结 328

参考文献 328

习题 328

第10章 指令集结构 333

10.1计算机体系结构概念 333

10.1.1基本计算机操作周期 334

10.1.2寄存器组 334

10.2操作数寻址 334

10.2.1三地址指令 335

10.2.2两地址指令 336

10.2.3一地址指令 336

10.2.4零地址指令 336

10.2.5寻址结构 337

10.3寻址模式 339

10.3.1隐含模式 340

10.3.2立即模式 340

10.3.3寄存器和寄存器间接模式 340

10.3.4直接寻址模式 341

10.3.5间接寻址模式 342

10.3.6相对寻址模式 342

10.3.7变址寻址模式 343

10.3.8寻址模式小结 343

10.4指令集结构 344

10.5数据传送指令 345

10.5.1栈指令 345

10.5.2独立I/O与存储器映射I/O 346

10.6数据处理指令 347

10.6.1算术指令 347

10.6.2逻辑与位处理指令 348

10.6.3移位指令 349

10.7浮点数计算 350

10.7.1算术运算 350

10.7.2移码 351

10.7.3标准操作数格式 351

10.8程序控制指令 353

10.8.1条件分支指令 354

10.8.2过程调用与返回指令 355

10.9程序中断 356

10.9.1中断类型 357

10.9.2处理外部中断 357

10.10本章小结 358

参考文献 359

习题 359

第11章RISC和CISC中央处理单元 363

11.1流水线数据通路 363

11.2流水线控制 367

11.3精简指令集计算机 371

11.3.1指令集结构 371

11.3.2寻址模式 373

11.3.3数据通路结构 374

11.3.4控制结构 376

11.3.5数据阻塞 378

11.3.6控制阻塞 383

11.4复杂指令集计算机 386

11.4.1 ISA修改 387

11.4.2数据通路修改 388

11.4.3控制单元修改 389

11.4.4微程序控制 391

11.4.5复杂指令的微程序 392

11.5其他有关设计 395

11.5.1高性能CPU概念 395

11.5.2最近的体系结构创新 397

11.6本章小结 398

参考文献 399

习题 400

第12章 输入输出与通信 402

12.1计算机的I/O系统 402

12.2外设举例 402

12.2.1键盘 402

12.2.2硬盘 403

12.2.3液晶显示器 404

12.2.4 I/O传输速率 406

12.3 I/O接口 406

12.3.1 I/O总线与接口部件 407

12.3.2 I/O接口的例子 408

12.3.3选通 409

12.3.4握手 410

12.4串行通信 411

12.4.1同步传送 412

12.4.2进一步认识键盘 412

12.4.3基于包的串行I/O 总线 413

12.5传输模式 416

12.5.1程序控制传输的例子 417

12.5.2中断传输 417

12.6中断优先级 418

12.6.1菊花链优先级 418

12.6.2并行优先级电路 420

12.7直接内存访问 421

12.7.1 DMA控制器 421

12.7.2 DMA传输 422

12.8本章小结 423

参考文献 424

习题 424

第13章 存储系统 426

13.1分级存储体系 426

13.2访问的局部性 428

13.3 cache存储器 429

13.3.1 cache映射 430

13.3.2行的大小 435

13.3.3 cache加载 436

13.3.4写方法 436

13.3.5概念综合 437

13.3.6指令cache和数据cache 439

13.3.7多级cache 440

13.4虚存 440

13.4.1页表 442

13.4.2转换后援缓冲器 443

13.4.3虚存和cache 445

13.5本章小结 445

参考文献 445

习题 446

索引 448