Verilog HDL数字系统设计入门与应用实例PDF电子书下载

第1章 绪论 1

1.1 EDA技术 1

1.2数字系统的设计 6

1.3思考与练习 8

第2章 可编程逻辑器件 9

2.1可编程逻辑器件概述 9

2.2 CPLD的结构和工作原理 10

2.3 FPGA的结构和工作原理 14

2.4主流FPGA/CPLD产品 15

2.5 FPGA/PLD的设计流程 18

2.6 FPGA与CPLD的对比 19

2.7思考与练习 19

第3章Quartus‖开发软件 20

3.1概述 20

3.2 Quartus Ⅱ9.1管理器 22

3.3设计输入 27

3.4设计处理 35

3.5层次设计 43

3.6基于宏功能模块的设计 46

3.7思考与练习 51

第4章ModelSim 6.5仿真软件 52

4.1概述 52

4.2 ModelSim 6.5使用举例 53

4.3思考与练习 61

第5章Verilog硬件描述语言 62

5.1 Verilog HDL概述 62

5.2 Verilog HDL的模块结构 66

5.3 Verilog HDL的基本语法 68

5.4 Verilog HDL的基本语句 95

5.5 Verilog HDL的描述风格 137

5.6数字电路的仿真 145

5.7综合实例 165

5.8思考与练习 168

第6章 组合逻辑电路设计 171

6.1编码器和译码器 171

6.2数据选择器 177

6.3加法器 180

6.4乘法器 184

6.5其他组合逻辑电路 185

6.6综合实例 188

6.7思考与练习 189

第7章 时序逻辑电路设计 190

7.1触发器 190

7.2锁存器和寄存器 196

7.3移位寄存器 198

7.4分频器 200

7.5计数器 202

7.6其他时序逻辑电路 205

7.7综合实例 207

7.8思考与练习 208

第8章 有限状态机的设计 209

8.1有限状态机概述 209

8.2有限状态机的设计要点 213

8.3有限状态机设计实例 215

8.4思考与练习 225

第9章 数字系统设计实例 226

9.1数字跑表的设计 226

9.2交通灯控制器的设计 229

9.3自动售货机的设计 233

9.4 ADC0809采样控制模块的设计 237

9.5可控脉冲发生器的设计 242

9.6思考与练习 247

第10章 基于FPGA的数字系统设计实例 248

10.1基于FPGA的多功能数字钟的设计 248

10.2基于FPGA的信号发生器的设计 272

10.3基于FPGA的密码锁的设计 282

10.4思考与练习 297

附录A Verilog HDL关键字（IEEE Std1364-1995） 298

附录B VerilogHDL关键字（IEEE Std1364-2001） 299

附录C Verilog-2001语法结构 300

附录D Verilog-2002语法结构 314

参考文献 324