基于AVR单片机的SoC FPSLIC设计入门PDF电子书下载

目录 1

绪论 1

第1章FPSLIC器件AT94K简介 1

1.1 AT94K简介与特点 1

1.2 FPGA内核 4

1.2.1 FPGA基本结构 4

1.2.2 内部FreeRAM 8

1.2.3 FPGA时钟和置位／复位 10

1.3 FPGA/AVR接口和系统控制 13

1.3.1 FPGA/AVR接口电路 13

1.3.2程序和数据SRAM 13

1.3.3 FPGA访问数据SRAM模式 15

1.3.4 AVR访问程序存储器模式 15

1.3.6 FPGA/AVR系统控制 19

1.3.5 AVR Cache模式 19

1.3.7系统复位 22

1.4 AVR内核及外设 23

1.4.1 AVR内核总体结构 23

1.4.2 AVR中央处理器 24

1.4.3 AVR存储器 26

1.4.4 AVR对FPGA的控制 32

1.4.5 AVR复位系统 36

1.4.6 AVR系统中断系统 38

1.4.7 AVR单片机节电方式 43

1.4.8 JAG接口和片上调试系统OCD 44

1.4.9定时/计数器 46

1.4.10 UART 62

1.4.11 2线串行接口 71

1.4.12 I/O端口 83

2.1.1系统的配置 92

2.1.2软件的安装 92

第2章System Designer3.0快速入门指导 92

2.1 System Designer软件的安装 92

2.1.3 产品License的设置 100

2.1.4基于硬件狗的Lieense的设置 101

2.2快速入门教程 104

2.2.1设计功能的描述 104

2.2.2新工程的建立 105

2.2.3编译AVR的汇编／C代码 111

2.2.4综合FPGA的VHDL代码 115

2.2.5 AVR-FPGA的接口设计 116

2.2.6 FPGA的布局布线 118

2.2.7布局前联合仿真 121

2.2.8布局后联合仿真 125

2.2.9器件编程与实验验证 126

3.1.1工程项目管理器的作用 129

3.1.2 工程项目管理器的组成 129

3.1工程项目管理器 129

第3章System Designer3.0简介 129

3.1.3打开已有工程 130

3.2设计流程 131

3.2.1器件结构简介 131

3.2.2快速流程 132

3.2.3高级流程 133

3.3菜单命令 134

3.3.1项目菜单 134

3.3.2编辑菜单 135

3.3.3选项菜单 136

第4章AVR单片机编程 137

4.1 AVR Studio工作环境简介 137

4.1.1 AVR Studio的主要视窗 137

4.1.2 AVR Studio的调试控制及中断命令 140

4.2 AVR设计流程 143

4.2.1 System Designer中的AVR Design设计流程 143

4.2.2独立的AVR Studio软件的设计流程 145

4.3.2软件仿真器模块 147

4.3.1软件仿真器选项 147

4.3 AVR软件仿真器概述 147

第5章FPGA的System Designer3.0设计输入 149

5.1 FPGA设计流程简介 149

5.1.1设计输入 149

5.1.2设计验证 150

5.1.3综合优化 151

5.1.4设计实现 151

5.2 VHDL语言简介 152

5.2.1 VHDL基本结构 152

5.2.2结构体的描述方式 154

5.2.3库、程序包和配置 156

5.2.4 VHDL对象 160

5.2.5 VHDL数据类型 162

5.2.6 VHDL运算操作符 164

5.2.7顺序语句 165

5.2.8并行语句 169

5.3 System Designer 3.0的设计输入 179

5.3.1文本编辑环境 180

5.3.2源文件的建立 187

第6章FPGA的System Designer 3.0设计验证与实现 199

6.1 System Designer 3.0的设计验证 199

6.1.1 ModelSim 5.6e的特点 199

6.1.2 ModelSim主窗口 200

6.1.3仿真的基本步骤 203

6.1.4创建一个工程 203

6.1.5基本的VHDL仿真 207

6.1.6 VHDL设计调试 219

6.1.7其他仿真功能窗口介绍 222

6.1.8测试平台的建立和仿真 227

6.2 System Designer 3.0的逻辑综合 230

6.2.1快速设置 231

6.2.2综合向导 232

6.2.3 高级流程 237

6.2.4使用高级流程综合不同的下载模式 251

6.3设计的物理实现 254

6.3.1 Figaro简介 254

6.3.2 Figaro设计的两个流程 255

6.3.3创建设计目录 257

6.3.4设计文件的打开 259

6.3.5设计的适配 260

6.3.6设计器件的增加和分区 261

6.3.7设计的编译 265

6.3.8用户宏的生成 269

第7章联合验证 271

7.1联合验证软件的组成 271

7.2联合验证 272

7.2.1 SystemDesigner的初始设置 272

7.2.2联合验证的启动 272

7.2.3在联合验证模式下使用AVR Studio 273

7.2.4硬件和软件仿真器的状态指示 274

7.2.5 AVR Studio联合验证菜单 275

7.2.6在联合验证模式下使用ModelSim 276

7.2.7联合验证的重启 276

7.3 AVR-FPGA接口设计应用举例 277

7.3.1 AVR-FPGA接口设计1 277

7.3.2 AVR-FPGA接口设计2 278

7.3.3 AVR-FPGA接口设计3 280

7.3.4 AVR-FPGA接口设计4 283

7.3.5 AVR-FPGA接口设计5 285

7.3.6 AVR-FPGA接口设计6 288

7.4器件配置与下载 291

7.4.1生成下载数据流文件 291

7.4.2下载配置EEPROM 292

7.5 FPSLIC系统开发包 294

7.5.1 FPSLIC ATSTK94开发包配置与硬件结构 294

7.5.2 实验板ATSTK94测试 305

7.5.3 ATSTK94应用实例 308