增强核闪存80C51教程PDF电子书下载

第1章　绪论 1

1.1　嵌入式第二次浪潮 1

1.2　传统微控制器（8位／16位）的更新 2

1.3　今日嵌入式（32位／16位） 5

1.4　本书定位 6

1.5　本书编写特点 10

1.6　本书建议的授课时数 12

第2章　MCS-51核 13

2.1 简介 13

2.2　CPU（中央处理单元） 14

2.2.1　ALU（算术逻辑单元） 15

2.2.2　指令寄存器与定时-控制电路 16

2.2.3　片内振荡器 17

2.2.4　节电工作模式 18

2.3　存储器结构 19

2.3.1　哈佛结构 20

2.3.2　SFR（特殊功能寄存器） 22

2.3.3　各存储空间及其访问指令 24

2.4　4×8位I/O口结构与操作 25

2.4.1　I/O口结构 27

2.4.2　读-改-写指令 28

2.4.3　片外程序存储器／数据存储器扩展技术 28

2.5　MCS-51指令系统 31

2.5.1　概述 31

2.5.2　数据传送类指令 32

2.5.3　算述运算类指令 38

2.5.4　逻辑运算类指令 47

2.5.5　控制转移类指令 52

2.5.6　布尔处理类指令 59

2.5.7　汇编器入门 66

2.5.8　MCS-51指令编程技巧 75

2.6.1　定时／计数器工作原理 91

2.6　定时／计数器 91

2.6.2　初始化定时／计数器T0、T1 93

2.6.3　T0、T1模式0和模式1 95

2.6.4　T0、T1模式2 96

2.6.5　T0模式3 96

2.6.6　定时／计数器的飞读技巧 97

2.7　中断系统 97

2.7.1　5源2优先级中断 97

2.7.2　中断操作 98

2.7.3　中断向量地址与向量空间 100

2.7.4　中断响应时间 100

2.7.5　中断时对现场的保护和恢复 102

2.7.6　初始化中断系统 103

2.7.7　精确定时技巧（补偿中断延时等的影响） 104

2.8.1　全双工串行口 106

2.8.2　串行口4种工作模式 106

2.8　串行口 106

2.8.3　初始化串行口 114

2.8.4　串行口应用 115

2.8.5　串行口软件 118

2.9　复位 124

2.9.1　复位时序 124

2.9.2　SFR的复位状态 124

2.9.3　上电复位 127

2.10　本章回味与思考 127

第3章　80C51增强核（80C51核+） 130

3.1　简介 130

3.2　CPU（中央处理单元） 132

3.3　存储器结构 138

3.4　4×8位I/O口结构与操作 138

3.5　80C51增强核指令系统 138

3.6.1　T0、T1定时／计数器 139

3.6　定时／计数器 139

3.6.2　T2定时／计数器 140

3.7　中断系统 148

3.7.1　6源4优先级 148

3.7.2　中断操作 148

3.7.3　中断向量地址与向量空间 151

3.7.4　中断响应时间 151

3.8　增强型全双工UART串行口 151

3.8.1　简介 151

3.8.2　增强型UART 153

3.9　80C51+增强核使用SFR一览表 156

3.10　本章回味与思考 158

第4章　P89C51/52/54/58X2及P89C60/61X2系列 159

4.1　前言 159

4.2　P89C5xX2，P89C60/61X2与80C51增强核的异同 161

4.3　本章回味与思考 166

第5章　P89C51RA2/RB2/RC2/RD2系列 168

5.1　前言 168

5.2　P89C51Rx2总体概况 170

5.2.1　P89C51Rx2的存储器 170

5.2.2　P89C51Rx2的片上资源 170

5.2.3 P89C51Rx2芯片的片腿功能和封装 173

5.2.4 P89C51Rx2芯片的片腿定义 174

5.3 PCA（可编程计数器阵列） 176

5.3.1 PCA捕捉模式 178

5.3.2 PCA 16位软定时器模式 180

5.3.3 PCA高速输出模式 181

5.3.4 PCA的PWM（脉宽调制）模式 182

5.3.5 PCA模块4看家狗定时器模式 184

5.4　7源4优先级中断系统 185

5.4.1　中断操作 186

5.5.1 内部数据存储器 188

5.5　数据存储器 188

5.5.2　外部数据存储器 189

5.6　程序存储器——FLASH（闪存） 190

5.7　复位后代码引导与ROM固件 192

5.8　在系统烧录（ISP） 194

5.9　在应用烧录（IAP） 201

5.10　P89C51Rx2片内硬件看门狗定时器 209

5.11　CPU和外设的时钟 210

5.12　本章回味与思考 210

第6章　P89C660/662/664/668系列 212

6.1　前言 212

6.2　P89C660/662/664/668总体概况 214

6.2.1　P89C66x存储器 214

6.2.2　P89C66x片上资源 214

6.2.4　P89C66x芯片片腿定义 218

6.2.3　P89C66x芯片的片腿功能和封装 218

6.3　P89C66x PCA（可编程计数器阵列） 220

6.4　8源4优先级中断系统 221

6.5　数据存储器 225

6.6　程序存储器 225

6.7　串行I/O口 226

6.7.1　概述 226

6.7.2　预备知识 228

6.7.3　I2C总线工作原理 229

6.7.4　SIO1的片上硬件逻辑 232

6.7.5　SIO1各模式操作过程 239

6.7.6　操作SIO1的软件说明 248

6.7.7　I2C自动串口传输程序框架 256

6.8　本章回味与思考 265

附录A　ASCII码表 267

附录B　十六进制数变十进制数转换表 269

附录C　增强核80C51闪存系列仿真器及实验仪 271