CPLD/FPGA可编程逻辑器件应用与开发PDF电子书下载

目录 1

第1章 PLD概述 1

1.1 PLD基本结构 1

1.1.1 PLD的发展进程及分类 1

1.1.2 PLD中阵列的逻辑表示 4

1.1.3 基本逻辑单元的PLD表示 5

1.2 PAL的基本结构 6

1.2.1 PAL简介 6

1.2.2 PAL器件的命名方法 7

1.2.3 PAL器件的主要特点 7

1.3 GAL的基本结构 8

1.3.1 GAL简介 8

1.3.2 GAL的工作模式的逻辑组态 11

1.3.3 GAL的编程 13

1.3.4 GAL器件的命名方法 16

1.3.5 GAL器件的主要特点 17

1.3.6 开发使用的注意事项 17

1.3.7 使用GAL器件的注意事项 18

第2章 CPLD与FPGA简介 20

2.1 CPLD的基本结构 20

2.1.1 CPLD器件结构简介 20

2.1.2 典型CPLD器件简述 22

2.1.3 CPLD的编程工艺 23

2.1.4 新技术的应用 24

2.2.1 FPGA器件的发展 25

2.2 FPGA的基本结构 25

2.2.2 FPGA器件结构简介 27

2.2.3 FPGA器件的分类 28

2.2.4 低功耗FPGA设计 31

2.3 CPLD与FPGA的比较 35

2.3.1 结构比较 35

2.3.2 互连 35

2.4 CPLD开发应用选择 36

2.4.1 器件的逻辑资源量的选择 36

2.4.2 器件功耗的选择 37

2.4.3 芯片速度的选择 37

2.4.4 FPGA/CPLD的选择 37

2.4.6 其他因素的选择 39

2.4.5 封装的选择 39

第3章 Altera系列CPLD与FPGA 40

3.1 Altera简介 40

3.1.1 Altera器件的特点 40

3.1.2 Altera器件的类型 41

3.1.3 Altera的开发软件 42

3.2 典型FPGA器件——FLEX10K系列 42

3.2.1 概述 42

3.2.2 FLEX10K的特点 43

3.2.3 FLEX10K的内部结构 43

3.3.1 MAX7000的特点 60

3.3 典型CPLD器件——MAX7000系列 60

3.3.2 MAX7000的内部结构 61

3.3.3 MAX7000的输出配置 66

3.3.4 MAX7000的编程 68

3.4 其他系列简介 68

3.4.1 APEX系列 68

3.4.2 ACEX系列 85

3.4.3 Mercury系列 89

3.4.4 Excalibur系列 97

3.4.5 Stratix系列 98

4.1 Xilinx低成本普及型FPGA——SpartanTM-XL 100

4.1.1 Spartan-XL系列FPGA的基本结构 100

第4章 Xilinx系列CPLD与FPGA 100

4.1.2 Spartan-XL系列FPGA的主要特点 107

4.1.3 Spartan-XL系列FPGA的先进特性 107

4.2 Xilinx高密度系统级FPGA——VirtexTM系列 112

4.2.1 VirtexTM-E1.8 V系列FPGA的基本结构 112

4.2.2 VirtexTM-E1.8 V系列FPGA的主要特点 117

4.2.3 VirtexTM-E1.8 V系列FPGA先进特性 118

4.2.4 专门单元的设计原理 120

4.3 XC9500系列CPLD器件 126

4.3.1 XC9500系列器件结构简述 126

4.3.2 功能块 127

4.3.3 宏单元 128

4.3.4 乘积项分配器 129

4.3.5 FastCONNECT开关矩阵 130

4.3.6 I/O块 130

4.3.7 XC9536系统内可编程CPLD产品规格说明 132

第5章 Lattice系列CPLD与FPGA 138

5.1 ispLSI系列概况 138

5.1.1 ispLSI系列发展概况 138

5.1.2 ispLSI系列分类简介 138

5.1.3 在系统编程技术简介 141

5.1.4 ispLSI系列器件的基本结构 145

5.2 ispLSI1000和1000E系列 148

5.2.1 ispLSI1000和1000E系列简介 148

5.2.2 通用逻辑块 149

5.2.3 巨型块 150

5.2.4 I/O单元 150

5.2.5 输出使能控制 151

5.2.6 输出布线区 151

5.2.7 输入布线 151

5.2.8 全局布线区 151

5.2.9 时钟分配网络 152

5.2.10 定时模型 153

5.3 ispLSI2000/V系列简介 156

5.3.1 ispLSI2000/V系列概况 156

5.3.3 I/O单元和OE结构 158

5.3.4 全局时钟结构 158

5.3.2 输出布线区 158

5.3.5 定时模型 159

5.4 ispLSI3000系列简介 162

5.4.1 ispLSI3000系列概况 162

5.4.2 通用逻辑块 163

5.4.3 巨型块结构 164

5.4.4 全局时钟结构 164

5.4.5 I/O单元 165

5.4.6 边界扫描 165

5.4.7 定时模型 166

5.5.2 ispLSI系列器件的编程接口 169

5.5.1 ispLSI系列器件的编程单元 169

5.5 ispLSI系列器件的编程 169

5.5.3 ispLSI系列器件的编程 170

第6章 VHDL硬件描述语言 172

6.1 VHDL语言的前述 172

6.1.1 硬件描述语言自顶向下的设计过程特点 172

6.1.2 VHDL硬件描述语言的优点 175

6.2 VHDL硬件描述语言的结构 176

6.2.1 实体及其说明 176

6.2.2 构造体及其说明 178

6.2.3 包集合、库及配置 180

6.2.4 类属说明和端口说明 183

6.3.1 标准的数据类型 186

6.3 VHDL语言的数据类型 186

6.3.2 用户定义的数据类型 189

6.3.3 用户定义的子类型 191

6.3.4 数据类型的转换 192

6.3.5 IEEE标准“STD_LOGIC”、“STD_LOGIC_VECTOR” 193

6.4 VHDL语言的客体 193

6.4.1 信号说明 194

6.4.2 变量说明 195

6.4.3 常数说明 195

6.5 VHDL语言的运算操作符 196

6.5.1 逻辑运算符 197

6.5.2 算术运算符 197

6.5.4 并置运算符 198

6.5.3 关系运算符 198

6.6 VHDL语言的顺序描述语句 199

6.6.1 断言（ASSERT）语句 199

6.6.2 信号代入语句 200

6.6.3 变量赋值语句 200

6.6.4 WAIT语句 200

6.6.5 IF语句 203

6.6.6 CASE语句 206

6.6.7 LOOP语句 210

6.6.8 NEXT语句 212

6.6.9 EXIT语句 213

6.7.1 进程（PROCESS）语句 215

6.7 VHDL语言的并发描述语句 215

6.7.2 条件信号代入语句 217

6.7.3 选择信号代入语句 218

6.7.4 并发信号代入语句 219

6.7.5 BLOCK块语句 220

6.7.6 并发过程调用语句 221

6.7.7 子程序语句的结构描述 222

6.7.8 COMPONENT语句和COMPONENTINSTANT语句 225

6.8 VHDL语言对状态机的描述 227

6.8.1 Moore型状态机 227

6.8.2 Mealy型状态机 231

6.9.1 VHDL语言93版本的新特点 234

6.9 93版和87版VHDL语言的主要区别 234

6.9.2 VHDL中定义了GROUP 236

6.9.3 VHDL中定义了共享变量 236

6.9.4 定义了新的属性FOREIGN 237

6.9.5 在端口映射中使用常量表达式 238

6.9.6 语句描述上的区别 238

6.9.7 标识 239

6.9.8 扩展标号标注 239

6.9.9 文件操作定义 240

6.9.10 纯函数和非纯函数 240

6.9.11 增加了逻辑操作 240

6.9.12 增加了预定义属性 241

6.9.13 对字符集进行了扩展 242

6.9.18 可对信号赋无效值 243

6.9.17 信号延时可指定脉冲宽度限制 243

6.9.19 延迟过程 243

6.9.14 扩充了标准包集合 243

6.9.16 Report语句（报告语句） 243

6.9.15 扩大了属性使用范围 243

6.9.20 93版本中实体——构造体、COMPONENT语句或配置的直接说明 244

6.9.21 可含端口说明部分的GENERATE语句 244

6.9.22 位串 245

6.9.23 定义了扩展标识符 245

6.9.24 87版到93版的移植中应该注意的几个问题 245

第7章 MAX+plusⅡ的使用 246

7.1 MAX+plusⅡ的概述 246

7.1.1 MAX+plusⅡ开发工具功能简介 246

7.1.2 MAX+plusⅡ开发工具的安装 247

7.1.3 Max+plusⅡ9.6 的第一次运行 251

7.2 Max+plusⅡ的应用 254

7.2.1 工具条和常用菜单选项说明 254

7.2.2 文本输入法设计 258

7.2.3 图形输入法进行设计 277

7.3 MAX+plusⅡ中的元件符号、元件库和宏向导 294

7.3.1 MAX+plusⅡ中创建元件符号 294

7.3.2 MAX+plusⅡ中元件库的使用 295

7.3.3 宏向导 296

附录 VHDL标准包集合STD_LOGIC_1164文件 300

参考文献 324