计算机组成原理与系统结构实验指导书 第2版PDF电子书下载

上篇 简单CISC模型计算机实验 3

第1章 实验系统概述 3

1.1 系统的功能特点 3

1.2 技术指标 4

第2章 指令系统 5

2.1 指令格式框架 5

2.2 寻址方式 7

2.3 指令系统设计 7

2.4 程序设计 12

第3章 实验系统硬件构成 14

3.1 总框图及总线概述 14

3.2 运算器部件 16

3.2.1 运算器及进位和零标志控制电路 16

3.2.2 移位器及其控制电路 18

3.2.3 寄存器部件的组成 19

3.3 存储器部件 20

3.4 输入输出单元 21

3.4.1 输入单元 21

3.4.2 输出单元 21

3.4.3 手动单元 22

3.5 中断控制 23

3.6 控制器部件 23

3.6.1 控制器部件的组成 23

3.6.2 微指令格式 37

3.6.3 模型机结构举例 41

3.6.4 微程序设计 42

第4章 实验系统基本操作说明 49

4.1 实验系统硬件的基本操作 49

4.2 实验系统软件的功能及操作 52

第5章 教学实验项目 64

实验一 算术逻辑运算实验 64

实验二 运算器进位控制实验 66

实验三 移位控制实验 69

实验四 存储器读／写实验 70

实验五 总线数据传送控制实验 73

实验六 微码的装入及执行 75

实验七 简单模型机设计与实现 80

实验八 带移位功能的模型机设计与实现 88

实验九 具有中断功能的模型机设计与实现 95

实验十 复杂模型机的设计与实现 102

第6章 扩展接口实验 117

实验十一 外接并行口实验 117

实验十二 外接定时计数器实验 122

第7章 扩展可编程逻辑设计实验 129

7.1 可编程逻辑器件简介 129

7.2 实验项目 133

实验十三 基于CISC处理器的设计与实现 133

实验十四 基于RISC处理器的设计与实现 138

第8章 实验接线图及芯片资料 145

8.1 实验接线图 145

8.2 芯片资料 151

下篇 基于FPGA的典型RISC实验 161

第9章 计算机硬件设计、FPGA与HDL 161

9.1 计算机硬件组成、设计与实现 161

9.2 FPGA 163

9.2.1 可编程逻辑器件 163

9.2.2 FPGA的基本结构 165

9.3 硬件描述语言 166

9.3.1 VHDL 167

9.3.2 Verilog HDL 168

第10章 MIPS体系结构与指令系统 170

10.1 MIPS32数据类型与寄存器 170

10.2 MIPS32指令格式、寻址方式和常用指令 173

10.2.1 MIPS32指令格式 173

10.2.2 MIPS32寻址方式 173

10.2.3 MIPS32常用指令 175

第11章 Verilog HDL基础 181

11.1 Verilog HDL概述 181

11.1.1 数字电路的设计方法 181

11.1.2 Verilog HDL程序结构 182

11.2 Verilog HDL的模块 183

11.2.1 模块的结构 183

11.2.2 模块的声明与内容 184

11.2.3 模块实例与调用 185

11.2.4 时间单位与时延 187

11.3 词法约定 189

11.3.1 标识符 189

11.3.2 关键字 189

11.3.3 注释 190

11.3.4 格式 190

11.4 数据类型 191

11.4.1 常量 191

11.4.2 变量 193

11.4.3 标量与向量 196

11.4.4 参数 197

11.5 表达式与操作符 198

11.5.1 表达式与操作数 198

11.5.2 操作符 198

11.5.3 操作符优先级 204

11.6 系统任务和函数 205

11.6.1 ＄display和＄write 205

11.6.2 系统任务＄monitor 208

11.6.3 系统函数＄time和＄realtime 208

11.6.4 系统任务＄finish和＄stop 209

11.6.5 系统任务＄readmem 210

11.6.6 系统任务＄random 210

11.7 Verilog HDL建模方式 211

11.7.1 建模方式概述 211

11.7.2 结构建模方式 213

11.7.3 数据流建模方式 218

11.7.4 行为建模方式 221

第12章 实验系统 233

12.1 Nexys3教学开发板简介 233

12.2 Nexys3教学开发板硬件系统 235

12.2.1 主芯片 235

12.2.2 FPGA配置电路 236

12.2.3 存储模块 237

12.2.4 电源模块 238

12.2.5 时钟模块 239

12.2.6 USB PROG接口 239

12.2.7 USB A型接口 240

12.2.8 USB-UART接口 241

12.2.9 基本I/O设备 241

12.2.10 以太网接口 243

12.2.11 VGA接口 244

12.2.12 Pmod连接器 245

12.2.13 VHDC连接器 246

第13章 系统开发平台 248

13.1 开发平台简介 248

13.2 ISE Design Suite 248

13.2.1 ISE简介 248

13.2.2 ISE Design Suite的功能 249

13.2.3 ISE Design Suite的安装 250

13.3 Digilent Adept调试工具 256

13.3.1 Digilent Adept简介 256

13.3.2 Digilent Adept的安装 256

13.4 项目开发流程 260

13.4.1 创建工程 260

13.4.2 编写代码 263

13.4.3 语法检查 265

13.4.4 编写测试代码 266

13.4.5 仿真 268

13.4.6 逻辑综合 269

13.4.7 查看电路 271

13.4.8 配置管脚 272

13.4.9 下载代码 275

13.4.10 板卡实验 277

第14章 实验项目 278

14.1 实验一 全加器设计实验 278

14.1.1 实验目的 278

14.1.2 实验内容与原理 278

14.1.3 实验要求 279

14.1.4 实验步骤 280

14.1.5 思考与探索 280

14.2 实验二 超前进位加法器设计实验 280

14.2.1 实验目的 280

14.2.2 实验内容与原理 281

14.2.3 实验要求 282

14.2.4 实验步骤 283

14.2.5 思考与探索 283

14.3 实验三 多功能ALU设计实验 284

14.3.1 实验目的 284

14.3.2 实验内容与原理 284

14.3.3 实验要求 287

14.3.4 实验步骤 288

14.3.5 思考与探索 289

14.4 实验四 寄存器堆设计实验 291

14.4.1 实验目的 291

14.4.2 实验内容与原理 291

14.4.3 实验要求 293

14.4.4 实验步骤 294

14.4.5 思考与探索 294

14.5 实验五 存储器设计实验 296

14.5.1 实验目的 296

14.5.2 实验内容与原理 296

14.5.3 实验要求 303

14.5.4 实验步骤 303

14.5.5 思考与探索 304

14.6 实验六 MIPS汇编器与模拟器实验 305

14.6.1 实验目的 305

14.6.2 实验内容与原理 305

14.6.3 实验要求 311

14.6.4 实验步骤 312

14.6.5 思考与探索 312

14.7 实验七 取指令与指令译码实验 313

14.7.1 实验目的 313

14.7.2 实验内容与原理 313

14.7.3 实验要求 316

14.7.4 实验步骤 317

14.7.5 思考与探索 317

14.8 实验八 实现R型指令的CPU设计实验 318

14.8.1 实验目的 318

14.8.2 实验内容与原理 318

14.8.3 实验要求 324

14.8.4 实验步骤 325

14.8.5 思考与探索 326

14.9 实验九 实现R-I型指令的CPU设计实验 327

14.9.1 实验目的 327

14.9.2 实验内容与原理 327

14.9.3 实验要求 334

14.9.4 实验步骤 335

14.9.5 思考与探索 335

14.10 实验十 实现R-I-J型指令的CPU设计实验 336

14.10.1 实验目的 336

14.10.2 实验内容与原理 337

14.10.3 实验要求 343

14.10.4 实验步骤 344

14.10.5 思考与探索 345

附录 实验报告模板 347

参考文献 350