数字滤波器的MATLAB与FPGA实现：ALTERA/VERILOG版PDF电子书下载

第1章 数字滤波器及FPGA概述 1

1.1 滤波器概述 2

1.1.1 滤波器简介 2

1.1.2 数字滤波器的分类 4

1.1.3 滤波器的特征参数 5

1.2 FPGA基本知识 6

1.2.1 FPGA的基本概念及发展历程 6

1.2.2 FPGA的结构和工作原理 8

1.2.3 IP核的概念 14

1.3 FPGA在数字信号处理中的应用 15

1.4 Altera器件简介 16

1.5 小结 18

第2章 设计语言及环境介绍 19

2.1 Verilog HDL语言简介 20

2.1.1 HDL语言 20

2.1.2 Verilog HDL语言 21

2.2 FPGA开发工具及设计流程 24

2.2.1 Quartus Ⅱ开发套件 24

2.2.2 Modelsim仿真软件 27

2.2.3 FPGA设计流程 29

2.3 MATLAB软件 31

2.3.1 MATLAB软件简介 31

2.3.2 常用的信号处理函数 34

2.3.3 滤波器设计分析工具FDATOOL 41

2.4 MATLAB与Quartus的联合应用 42

2.4.1 MATLAB与Quartus的数据交换 42

2.4.2 混频器设计分析实例 43

2.5 小结 58

第3章 FPGA实现数字信号处理基础 59

3.1 数的表示 60

3.1.1 莱布尼茨与二进制 60

3.1.2 定点数表示 61

3.1.3 浮点数表示 63

3.2 FPGA中数的运算 66

3.2.1 加／减法运算 66

3.2.2 乘法运算 69

3.2.3 除法运算 70

3.2.4 有效数据位的计算 70

3.3 有限字长效应 73

3.3.1 字长效应的产生因素 73

3.3.2 A/D变换的字长效应 74

3.3.3 滤波器系数的字长效应 75

3.3.4 滤波器运算中的字长效应 76

3.4 FPGA的常用运算模块 77

3.4.1 加法器模块 77

3.4.2 乘法器模块 79

3.4.3 除法器模块 82

3.4.4 浮点运算模块 83

3.5 小结 85

第4章 FIR滤波器的FPGA设计与实现 87

4.1 FIR滤波器的理论基础 88

4.1.1 线性时不变系统 88

4.1.2 FIR滤波器的原理 90

4.1.3 FIR滤波器的特性 91

4.1.4 FIR滤波器的结构形式 96

4.2 FIR滤波器的设计方法 100

4.2.1 窗函数法 100

4.2.2 频率取样法 102

4.2.3 最优设计方法 103

4.3 FIR滤波器的MATLAB设计 104

4.3.1 采用fir1函数设计 104

4.3.2 采用kaiserord函数设计 109

4.3.3 采用fir2函数设计 110

4.3.4 采用firpm函数设计 111

4.3.5 采用FDATOOL工具设计 113

4.4 FIR滤波器的FPGA实现 115

4.4.1 量化滤波器系数 115

4.4.2 串行结构的FPGA实现 117

4.4.3 并行结构的FPGA实现 124

4.4.4 分布式结构的FPGA实现 127

4.4.5 采用FIR核实现 129

4.4.6 不同结构的性能对比分析 132

4.5 小结 133

第5章 IIR滤波器的MATLAB与FPGA实现 135

5.1 IIR滤波器的理论基础 136

5.1.1 IIR滤波器的原理及特性 136

5.1.2 IIR滤波器的结构形式 136

5.1.3 IIR与FIR滤波器的比较 139

5.2 IIR滤波器的设计方法 139

5.2.1 几种典型的模拟滤波器 140

5.2.2 原型转换设计法 142

5.2.3 直接设计法 143

5.3 IIR滤波器的MATLAB设计 144

5.3.1 采用butter函数设计 144

5.3.2 采用cheby1函数设计 145

5.3.3 采用cheby2函数设计 145

5.3.4 采用ellip函数设计 146

5.3.5 采用yulewalk函数设计 146

5.3.6 几种设计函数的比较 147

5.3.7 采用FDATOOL工具设计 149

5.4 IIR滤波器的FPGA实现 150

5.4.1 量化直接型结构的系数及运算字长 150

5.4.2 直接型结构的FPGA实现 154

5.4.3 直接型结构FPGA实现后的测试仿真 160

5.4.4 量化级联型结构的系数 164

5.4.5 级联型结构的FPGA实现 165

5.4.6 级联型结构FPGA实现后的测试仿真 174

5.5 小结 175

第6章 多速率滤波器的FPGA实现 177

6.1 多速率信号处理基础知识 178

6.1.1 多速率信号处理的概念及作用 178

6.1.2 多速率信号处理的一般步骤 179

6.1.3 软件无线电中的多速率处理 179

6.2 抽取与内插处理 181

6.2.1 整数倍抽取 181

6.2.2 整数倍内插 183

6.2.3 比值为有理数的抽样率转换 185

6.3 CIC滤波器 185

6.3.1 CIC滤波器的原理 185

6.3.2 CIC滤波器的应用条件 188

6.3.3 单级CIC滤波器的FPGA实现 189

6.3.4 多级CIC滤波器的FPGA实现 191

6.3.5 CIC滤波器IP核的使用 199

6.4 FIR半带滤波器 201

6.4.1 半带滤波器的原理 201

6.4.2 半带滤波器的MATLAB设计 202

6.4.3 多级半带滤波器的设计 205

6.4.4 多级半带滤波器的FPGA实现 207

6.5 多相分解技术 214

6.5.1 多相分解技术的一般概念 214

6.5.2 整数倍抽取器的多相结构 215

6.6 小结 218

第7章 自适应滤波器的FPGA实现 219

7.1 自适应滤波器简介 220

7.1.1 自适应滤波器的概念 220

7.1.2 自适应滤波器的应用 221

7.1.3 自适应算法的一般原理 223

7.2 LMS算法 225

7.2.1 LMS算法的原理 225

7.2.2 LMS算法的实现结构 226

7.2.3 LMS算法的字长效应 227

7.2.4 符号LMS算法原理 228

7.2.5 LMS算法的MATLAB仿真 229

7.3 自适应线性滤波器的FPGA实现 233

7.3.1 自适应线性滤波器原理 233

7.3.2 利用线性滤波器实现通道失配校正 234

7.3.3 校正算法的MATLAB仿真 235

7.3.4 校正算法的Verilog HDL实现 237

7.3.5 FPGA实现后的仿真测试 242

7.4 自适应均衡器的FPGA实现 243

7.4.1 自适应均衡器原理 243

7.4.2 自适应均衡器的MATLAB仿真 244

7.4.3 自适应均衡器的Verilog HDL实现 246

7.4.4 FPGA实现后的仿真测试 251

7.5 智能天线阵的FPGA实现 253

7.5.1 智能天线阵的概念及原理 253

7.5.2 自适应天线阵的MATLAB仿真 255

7.5.3 自适应天线阵的Verilog HDL实现 257

7.5.4 FPGA实现后的仿真测试 261

7.6 自适应陷波器的FPGA实现 262

7.6.1 自适应陷波器原理 262

7.6.2 自适应陷波器的MATLAB仿真 264

7.6.3 自适应陷波器的Verilog HDL实现 267

7.6.4 FPGA实现后的仿真测试 270

7.7 小结 271

第8章 变换域滤波器的FPGA实现 273

8.1 变换域滤波器简介 274

8.2 快速傅里叶变换 274

8.2.1 离散傅里叶变换 274

8.2.2 DFT存在的问题 276

8.2.3 FFT算法的基本思想 277

8.2.4 FFT算法的MATLAB仿真 278

8.3 FFT核的使用 280

8.3.1 FFT核简介 280

8.3.2 FFT核的接口及时序 281

8.4 频域滤波器的原理及MATLAB仿真 283

8.4.1 抗窄带干扰滤波器的原理 283

8.4.2 检测门限的选取 284

8.4.3 频域滤波器的MATLAB仿真 285

8.5 频域滤波器的FPGA实现 287

8.5.1 FPGA实现的总体结构设计 287

8.5.2 速率变换模块的设计与实现 289

8.5.3 FFT及滤波设计与实现 294

8.5.4 IFFT及数据输出设计与实现 299

8.5.5 顶层文件设计及实现 303

8.5.6 FPGA实现后的仿真测试 304

8.6 小结 305

第9章 解调系统滤波器的FPGA实现 307

9.1 数字接收机的一般原理 308

9.1.1 通用数字接收机处理平台 308

9.1.2 基本调制解调技术 309

9.1.3 改进的数字调制解调技术 311

9.2 DPSK调制解调原理 312

9.2.1 DPSK调制原理及信号特征 312

9.2.2 DPSK信号的MATLAB仿真 314

9.2.3 DPSK解调原理 316

9.3 DPSK解调参数设计 319

9.3.1 数字下变频器设计 319

9.3.2 低通滤波器设计 320

9.3.3 数字鉴相器设计 322

9.3.4 环路滤波器设计 322

9.3.5 载波同步环设计的一般步骤 324

9.4 Costas环的FPGA实现 326

9.4.1 项层模块的Verilog HDL实现 326

9.4.2 鉴相器及环路滤波器的Verilog HDL实现 329

9.4.3 Costas环实现后的仿真测试 330

9.5 小结 331

参考文献 332