CMOS数字集成电路 分析与设计 第4版 英文版PDF电子书下载

Chapter 1 概论 1

1.1 发展历史 1

1.2 本书的目标和结构 5

1.3 电路设计举例 8

1.4 VLSI设计方法综述 18

1.5 VLSI设计流程 20

1.6 设计分层 23

1.7 规范化、模块化和本地化的概念 26

1.8 VLSI的设计风格 28

1.9 设计质量 39

1.10 封装技术 41

1.11 计算机辅助设计技术 44

习题 46

Chapter 2 MOS场效应管的制造 49

2.1 概述 49

2.2 制造工艺的基本步骤 50

2.3 CMOS n阱工艺 60

2.4 CMOS技术的发展 67

2.5 版图设计规则 74

2.6 全定制掩膜版图设计 78

习题 82

Chapter 3 MOS晶体管 92

3.1 金属-氧化物-半导体（MOS）结构 92

3.2 外部偏置下的MOS系统 96

3.3 MOS场效应管（MOSFET）的结构和作用 99

3.4 MOSFET的电流-电压特性 109

3.5 MOSFET的收缩和小尺寸效应 120

3.6 MOSFET电容 151

习题 162

Chapter 4 用SPICE进行MOS管建模 167

4.1 概述 167

4.2 基本概念 168

4.3 一级模型方程 170

4.4 二级模型方程 174

4.5 三级模型方程 178

4.6 先进的MOSFET模型 179

4.7 电容模型 180

4.8 SPICE MOSFET模型的比较 184

附录 典型SPICE模型参数 186

习题 192

Chapter 5 MOS反相器的静态特性 194

5.1 概述 194

5.2 电阻负载型反相器 202

5.3 MOSFET负载反相器 211

5.4 CMOS反相器 221

附录 小几何尺寸器件中CMOS反相器尺寸的发展趋势 239

习题 241

Chapter 6 MOS反相器的开关特性和体效应 245

6.1 概述 245

6.2 延迟时间的定义 247

6.3 延迟时间的计算 249

6.4 延迟限制下的反相器设计 257

6.5 互连线电容的估算 267

6.6 互连线延迟的计算 280

6.7 CMOS反相器的开关功耗 288

附录 超级缓冲器的设计 297

习题 300

Chapter 7 组合MOS逻辑电路 305

7.1 概述 305

7.2 带伪nMOS（PMOS）负载的MOS逻辑电路 306

7.3 CMOS逻辑电路 319

7.4 复杂逻辑电路 326

7.5 CMOS传输门 339

习题 349

Chapter 8 时序MOS逻辑电路 356

8.1 概述 356

8.2 双稳态元件的特性 357

8.3 SR锁存电路 363

8.4 钟控锁存器和触发器电路 368

8.5 时钟存储器件的相关时序特性 376

8.6 CMOS的D锁存器和边沿触发器 378

8.7 以时钟存储器件为基础的脉冲锁存器 384

8.8 基于灵敏放大器的触发器电路 386

8.9 时钟存储器件中的逻辑嵌入 388

8.10 时钟系统的能耗及其节能措施 389

附录 391

习题 394

Chapter 9 动态逻辑电路 398

9.1 概述 398

9.2 传输晶体管电路的基本原理 400

9.3 电压自举技术 412

9.4 同步动态电路技术 416

9.5 动态CMOS电路技术 421

9.6 高性能动态逻辑CMOS电路 425

习题 442

Chapter 10 半导体存储器 447

10.1 概述 447

10.2 动态随机存储器（DRAM） 452

10.3 静态随机存储器（SRAM） 481

10.4 非易失存储器 497

10.5 闪存 510

10.6 铁电随机存储器（FRAM） 518

习题 521

Chapter 11 低功耗CMOS逻辑电路 527

11.1 概述 527

11.2 功耗综述 528

11.3 电压按比例降低的低功率设计 541

11.4 开关激活率的估算和优化 552

11.5 减小开关电容 558

11.6 绝热逻辑电路 560

习题 568

Chapter 12 算术组合模块 569

12.1 概述 569

12.2 加法器 569

12.3 乘法器 580

12.4 移位器 586

习题 588

Chapter 13 时钟电路与输入输出电路 592

13.1 概述 592

13.2 静电放电（ESD）保护 592

13.3 输入电路 596

13.4 输出电路和L（di/dt）噪声 600

13.5 片内时钟生成和分配 605

13.6 闩锁现象及其预防措施 620

附录 芯片网络：下一代片上系统的新范例 627

习题 631

Chapter 14 产品化设计 633

14.1 概述 633

14.2 工艺变化 634

14.3 基本概念和定义 636

14.4 实验设计与性能建模 642

14.5 参数成品率的估计 650

14.6 参数成品率的最大值 655

14.7 最坏情况分析 657

14.8 性能参数变化的最小化 663

习题 666

Chapter 15 可测试性设计 670

15.1 概述 670

15.2 故障类型和模型 670

15.3 可控性和可观察性 674

15.4 专用可测试性设计技术 675

15.5 基于扫描的技术 678

15.6 内建自测（BIST）技术 680

15.7 电流监控IDDQ检测 683

习题 684

参考文献 685

索引 691