高性能集成电路设计PDF电子书下载

第Ⅰ部分 背景知识 2

第1章 引言 2

1.1 历史简介 2

1.1.1 晶体管 2

1.1.2 集成电路 5

1.2 多样的摩尔和超越摩尔 7

1.3 IC设计目标回顾 8

1.4 本书架构 10

第2章 缩放技术 15

2.1 器件缩放 16

2.1.1 MOS器件原理 17

2.1.2 恒定电场缩放 18

2.1.3 恒定电压缩放 22

2.1.4 器件的缩放方案比较 24

2.2 小尺寸效应 25

2.2.1 阈值电压滚降 25

2.2.2 漏感应势垒降低 27

2.2.3 速度饱和 27

2.2.4 迁移率退化 28

2.3 器件优化 28

2.3.1 非均匀沟道掺杂 29

2.3.2 应变工程 29

2.3.3 高K和金属栅结构的组合 30

2.3.4 多栅器件 30

2.4 互连的缩放 32

2.4.1 全局与局部互连 32

2.4.2 理想缩放 34

2.4.3 更加实际的缩放方案 35

2.4.4 不同互连线缩放方案的比较 38

2.5 互连的改进 38

2.5.1 超低K介质材料 39

2.5.2 三维集成 40

2.5.3 片上光互连 44

2.5.4 碳基片上互连 45

2.6 本章小结 47

第Ⅱ部分 互连网络 54

第3章 互连模型及其提取 54

3.1 互连设计标准 55

3.1.1 延迟 55

3.1.2 带宽 56

3.1.3 噪声 57

3.1.4 功耗 58

3.1.5 物理面积 58

3.2 互连电容 58

3.2.1 互连电容的组成 59

3.2.2 互连线的电容提取 60

3.3 互连电阻 63

3.3.1 铜电阻率 63

3.3.2 互连电阻的提取 67

3.4 互连电感 69

3.4.1 电感的定义 69

3.4.2 电感的频率的相关 72

3.4.3 片上电感何时重要 73

3.4.4 互连电感提取过程 74

3.5 本章总结 77

第4章 信号传输分析 80

4.1 集总模型和分布式模型 80

4.1.1 集总模型 80

4.1.2 分布式传输线模型 81

4.1.3 分布式互连线的集总表示 84

4.1.4 确定最高频率 85

4.1.5 封闭解 87

4.2 模型降阶 88

4.2.1 RC连线的Elmore延迟 90

4.2.2 Wyatt近似 91

4.2.3 延迟界限：Penfield-Rubinstein算法 91

4.2.4 矩匹配 97

4.2.5 渐进波形估计 100

4.2.6 计算RLC树的矩 103

4.2.7 AWE方法的优点与局限性 104

4.2.8 传递函数的直接截断法（DTT） 105

4.2.9 RLC线的Elmore延迟 106

4.2.10 Krylov空间技术 108

4.3 本章总结 110

第5章 互连耦合噪声 112

5.1 主动和被动的器件噪声 113

5.1.1 热噪声 113

5.1.2 散粒噪声 113

5.1.3 闪烁噪声 114

5.2 容性耦合噪声 114

5.2.1 耦合电容的缩放特点 114

5.2.2 耦合电容与翻转率的关系 115

5.2.3 容性耦合噪声的建模 116

5.3 感性耦合噪声 118

5.4 总线结构的互连线 119

5.5 耦合噪声的影响 120

5.5.1 功能失效 120

5.5.2 毛刺功耗 123

5.5.3 延迟不确定性的增加 123

5.6 本章总结 125

第6章 全局信号 127

6.1 互连技术优化 127

6.1.1 构建互连树结构 127

6.1.2 线宽、线间距及线形 128

6.2 电路级信号 130

6.2.1 容性负载：锥形中继器设计 130

6.2.2 锥形指数因子 132

6.2.3 锥形指数因子的改进 132

6.2.4 电阻负载：RC线中中继器的插入 134

6.2.5 最优的中继器数量和大小 134

6.2.6 感性负载：RLC互连线中的中继器插入 135

6.2.7 树形互连结构中的中继器插入 137

6.2.8 插入中继器以降低耦合噪声 138

6.2.9 屏蔽线插入 139

6.2.10 调整门的尺寸 139

6.2.11 信号重布线及线重新排序 140

6.3 全局信号的权衡 141

6.4 本章总结 143

第Ⅲ部分 电源管理 146

第7章 电源的产生 146

7.1 稳压器 147

7.1.1 稳压效率 147

7.1.2 能量效率 148

7.2 线性稳压器 149

7.2.1 基本特征 149

7.2.2 低压差稳压器 150

7.2.3 低压差稳压器设计中的权衡 151

7.3 开关电容变换器 153

7.3.1 基本特征 154

7.3.2 能量效率 155

7.4 开关DC-DC变换器 157

7.4.1 基本特征 157

7.4.2 开关降压变换器 157

7.4.3 电压纹波 159

7.4.4 能量效率 161

7.5 稳压器比较 164

7.6 片上电源转换 165

7.6.1 机会 165

7.6.2 挑战 166

7.7 本章总结 167

第8章 电源分布网络 171

8.1 电源和电源噪声 171

8.1.1 电源噪声 171

8.1.2 电源噪声的影响 173

8.1.3 电源噪声的缩放趋势 177

8.1.4 电源地分布系统 182

8.2 片上电源分布结构 184

8.2.1 路由网络 184

8.2.2 不规则网格结构网络 185

8.2.3 规则的网格结构网络 185

8.2.4 电源和地平面 186

8.2.5 级联的电源地环 187

8.2.6 混合的电源和地网络 187

8.3 输出阻抗特性 187

8.3.1 目标阻抗 188

8.3.2 去耦电容和谐振 188

8.3.3 片上去耦电容的分类 191

8.3.4 不同电源网格类型的阻抗 197

8.4 本章小结 198

第9章 计算机辅助设计与分析 201

9.1 片上电源网络设计流程 201

9.1.1 布局规划前（pre-floorplan）阶段 202

9.1.2 布局规划后阶段 203

9.1.3 版图后阶段 203

9.2 RLC阻抗建模 204

9.3 估算去耦电容 204

9.3.1 解析技术 204

9.3.2 基于仿真的技术 205

9.4 表征负载电路 205

9.4.1 使用无源器件 205

9.4.2 利用分段线性电流源 206

9.4.3 输入开关模式的依赖关系 207

9.5 片上电源/地噪声分析 207

9.5.1 静态分析技术 210

9.5.2 动态分析 210

9.5.3 层次化分析 211

9.5.4 统计分析 213

9.6 本章小结 214

第10章 电源降噪技术 217

10.1 电路级降噪 217

10.1.1 拓扑结构和布线宽度的优化 217

10.1.2 去耦电容的布局 218

10.1.3 利用阻尼因子 221

10.1.4 偏差和摆率控制 221

10.1.5 反相时钟树 222

10.1.6 分散谱时钟的产生 223

10.2 系统级降噪 224

10.2.1 感知电源噪声的布局 224

10.2.2 封装和板级特性 225

10.2.3 异步电路设计 226

10.3 本章小结 226

第11章 功耗 228

11.1 瞬态功耗 229

11.1.1 动态功耗 229

11.1.2 短路功耗 232

11.2 静态功耗 234

11.2.1 反偏pn结漏电电流 235

11.2.2 亚阈值漏电电流 236

11.2.3 亚阈值电流建模 236

11.2.4 亚阈值斜率 237

11.2.5 栅氧隧穿漏电电流 238

11.2.6 栅极漏电电流性质 240

11.2.7 高介电常数栅极电介质材料 241

11.2.8 高介电常数电介质与金属栅 242

11.2.9 直流功耗 243

11.3 本章小结 244

第Ⅳ部分 同步 248

第12章 同步理论与选择 248

12.1 布尔信号的分类 248

12.1.1 等时与非等时信号 249

12.1.2 同步与异步信号 250

12.2 全同步电路操作 250

12.2.1 时序关系 251

12.2.2 优点 251

12.2.3 局限性 252

12.3 自定时电路操作 253

12.3.1 时序关系 254

12.3.2 优点 256

12.3.3 局限性 257

12.3.4 全同步对自定时系统 257

12.4 GALS电路操作 258

12.4.1 GALS系统中的同步器 259

12.4.2 优点 260

12.4.3 局限性 260

12.5 本章小结 261

第13章 片上时钟生成 264

13.1 环振 264

13.1.1 环振的频率稳定性 265

13.1.2 多相位时钟生成 267

13.2 晶振 268

13.2.1 晶体谐振器 269

13.2.2 标准晶振 270

13.2.3 皮尔斯振荡器 271

13.3 锁相环（PLL） 272

13.3.1 数字系统中的PLL 273

13.3.2 系统层面的特性 276

13.3.3 鉴相器 279

13.3.4 鉴频鉴相器（PFD） 280

13.3.5 电荷泵 282

13.3.6 环路滤波器 285

13.3.7 压控振荡器 287

13.3.8 频率响应和PLL环路动力学 291

13.4 延迟锁相环 295

13.4.1 工作原理 295

13.4.2 优点 296

13.4.3 频率响应 297

13.4.4 局限性 298

13.5 本章总结 298

第14章 同步系统的特性 304

14.1 数据路径延迟部件 304

14.1.1 最小时钟周期 305

14.1.2 竞争状态 305

14.2 寄存器的建立-保持时间 305

14.3 建立-保持时间的表征 306

14.3.1 独立型建立-保持时间表征 307

14.3.2 依赖型建立-保持时间表征 308

14.4 局部数据路径示例 311

14.5 时钟偏差 312

14.5.1 时钟偏差定义 312

14.6 时序约束 313

14.6.1 长数据路径的时序约束 314

14.6.2 短数据路径的时序约束 314

14.7 增强同步性能 316

14.7.1 局部负时钟偏差示例 316

14.8 本章总结 317

第15章 片上时钟分布 320

15.1 时钟分布设计 320

15.1.1 缓冲树形时钟分布 321

15.1.2 对称H树形时钟分布网络 322

15.1.3 控制时钟偏差的补偿技术 324

15.1.4 低功耗时钟分布网络设计 326

15.2 自动布局与综合 327

15.2.1 时钟分布的自动版图生成 327

15.2.2 自动时钟分布综合 328

15.2.3 重定时 328

15.3 分析与建模 329

15.3.1 工艺不敏感的时钟分布网络 330

15.3.2 时钟偏差的估算模型 331

15.4 时钟偏差调度 332

15.4.1 片外时钟偏差 333

15.4.2 全局和局部时序约束 334

15.4.3 示例 334

15.5 工业级时钟分布网络示例 335

15.5.1 贝尔电话W E32100 32位微处理器 335

15.5.2 DEC/ Compaq 64位Alpha微处理器 336

15.5.3 8位×8位流水乘法器 338

15.5.4 Intel IA-6 4微处理器 340

15.6 本章小结 341

第Ⅴ部分 衬底感知设计 346

第16章 混合信号系统中的衬底噪声 346

16.1 开关噪声耦合机制 347

16.1.1 互连耦合 347

16.1.2 衬底耦合 348

16.1.3 衬底噪声注入机制 349

16.2 计算机辅助设计与分析 351

16.2.1 衬底参数提取技术 351

16.2.2 精简衬底模型 354

16.2.3 高层次的衬底噪声分析 355

16.3 衬底噪声的影响 358

16.3.1 低噪声放大器 359

16.3.2 锁相环 359

16.3.3 ∑-Δ数据转换器 360

16.4 本章小结 361

第17章 降低衬底噪声的技术 363

17.1 电路级降噪 363

17.1.1 偏压技术 363

17.1.2 差分信号 366

17.2 物理层降噪 367

17.2.1 物理隔离 367

17.2.2 保护环 368

17.3 工艺级的降噪技术 370

17.3.1 深N阱隔离 370

17.3.2 绝缘衬底上的硅工艺 371

17.4 本章小结 372

总结和结语 374

参考文献 376