高端集成电路制造工艺丛书 等离子体蚀刻及其在大规模集成电路制造中的应用PDF电子书下载

第1章 低温等离子体蚀刻技术发展史 1

1.1绚丽多彩的等离子体世界 3

1.2低温等离子体的应用领域 4

1.3低温等离子体蚀刻技术混沌之初 5

1.4低温等离子体蚀刻技术世纪初的三国演义 7

1.5三维逻辑和存储器时代低温等离子体蚀刻技术的变迁 9

1.6华人在低温等离子体蚀刻机台发展中的卓越贡献 10

1.7未来低温等离子体蚀刻技术展望 12

参考文献 13

第2章 低温等离子体蚀刻简介 15

2.1等离子体的基本概念 17

2.2低温等离子体蚀刻基本概念 18

2.3等离子体蚀刻机台简介 23

2.3.1电容耦合等离子体机台 23

2.3.2电感耦合等离子体机台 24

2.3.3电子回旋共振等离子体机台 25

2.3.4远距等离子体蚀刻机台 25

2.3.5等离子体边缘蚀刻机台 26

2.4等离子体先进蚀刻技术简介 27

2.4.1等离子体脉冲蚀刻技术 27

2.4.2原子层蚀刻技术 31

2.4.3中性粒子束蚀刻技术 34

2.4.4带状束方向性蚀刻技术 35

2.4.5气体团簇离子束蚀刻技术 37

参考文献 40

第3章 等离子体蚀刻在逻辑集成电路制造中的应用 43

3.1逻辑集成电路的发展 45

3.2浅沟槽隔离蚀刻 46

3.2.1浅沟槽隔离的背景和概况 46

3.2.2浅沟槽隔离蚀刻的发展 47

3.2.3膜层结构对浅沟槽隔离蚀刻的影响 48

3.2.4浅沟槽隔离蚀刻参数影响 51

3.2.5浅沟槽隔离蚀刻的重要物理参数及对器件性能的影响 53

3.2.6鳍式场效应晶体管中鳍（Fin）的自对准双图形的蚀刻 54

3.2.7鳍式场效应晶体管中的物理性能对器件的影响 57

3.2.8浅沟槽隔离蚀刻中的负载调节 58

3.3多晶硅栅极的蚀刻 62

3.3.1逻辑集成电路中的栅及其材料的演变 62

3.3.2多晶硅栅极蚀刻 63

3.3.3台阶高度对多晶硅栅极蚀刻的影响 66

3.3.4多晶硅栅极的线宽粗糙度 68

3.3.5多晶硅栅极的双图形蚀刻 71

3.3.6鳍式场效应晶体管中的多晶硅栅极蚀刻 73

3.4等离子体蚀刻在锗硅外延生长中的应用 75

3.4.1西格玛型锗硅沟槽成型控制 77

3.4.2蚀刻后硅锗沟槽界面对最终西格玛型沟槽形状及硅锗外延生长的影响 79

3.5伪栅去除 81

3.5.1高介电常数金属栅极工艺 81

3.5.2先栅极工艺和后栅极工艺 82

3.5.3伪栅去除工艺 82

3.6偏置侧墙和主侧墙的蚀刻 86

3.6.1偏置侧墙的发展 86

3.6.2侧墙蚀刻 87

3.6.3先进侧墙蚀刻技术 88

3.6.4侧墙蚀刻对器件的影响 89

3.7应力临近技术 90

3.7.1应力临近技术在半导体技术中的应用 90

3.7.2应力临近技术蚀刻 92

3.8接触孔的等离子体蚀刻 93

3.8.1接触孔蚀刻工艺的发展历程 93

3.8.2接触孔掩膜层蚀刻步骤中蚀刻气体对接触孔尺寸及圆整度的影响 94

3.8.3接触孔主蚀刻步骤中源功率和偏置功率对接触孔侧壁形状的影响 97

3.8.4接触孔主蚀刻步骤中氧气使用量的影响及优化 98

3.8.5接触孔蚀刻停止层蚀刻步骤的优化 100

3.8.6晶圆温度对接触孔蚀刻的影响 102

3.9后段互连工艺流程及等离子体蚀刻的应用 103

3.9.1后段互连工艺的发展历程 103

3.9.2集成电路制造后段互连工艺流程 105

3.10第一金属连接层的蚀刻 110

3.10.1第一金属连接层蚀刻工艺的发展历程 110

3.10.2工艺整合对第一金属连接层蚀刻工艺的要求 113

3.10.3第一金属连接层蚀刻工艺参数对关键尺寸、轮廓图形及电性能的影响 114

3.11通孔的蚀刻 116

3.11.1工艺整合对通孔蚀刻工艺的要求 116

3.11.2通孔蚀刻工艺参数对关键尺寸、轮廓图形及电性能的影响 116

3.12金属硬掩膜层的蚀刻 120

3.12.1金属硬掩膜层蚀刻参数对负载效应的影响 121

3.12.2金属硬掩膜层材料应力对负载效应的影响 123

3.12.3金属硬掩膜层蚀刻侧壁轮廓对负载效应的影响 124

3.13介电材料沟槽的蚀刻 125

3.13.1工艺整合对介电材料沟槽蚀刻工艺的要求 125

3.13.2先通孔工艺流程沟槽蚀刻工艺参数对关键尺寸、轮廓图形及电性能的影响 125

3.13.3金属硬掩膜先沟槽工艺流程沟槽蚀刻工艺对关键尺寸、轮廓图形及电性能的影响 129

3.14钝化层介电材料的蚀刻 133

3.15铝垫的金属蚀刻 133

参考文献 137

第4章 等离子体蚀刻在存储器集成电路制造中的应用 141

4.1闪存的基本介绍 143

4.1.1基本概念 143

4.1.2发展历史 143

4.1.3工作原理 143

4.1.4性能 144

4.1.5主要厂商 145

4.2等离子体蚀刻在标准浮栅闪存中的应用 147

4.2.1标准浮栅闪存的浅槽隔离蚀刻工艺 148

4.2.2标准浮栅闪存的浅槽隔离氧化层回刻工艺 152

4.2.3标准浮栅闪存的浮栅蚀刻工艺 154

4.2.4标准浮栅闪存的控制栅极蚀刻工艺 157

4.2.5标准浮栅闪存的侧墙蚀刻工艺 162

4.2.6标准浮栅闪存的接触孔蚀刻工艺 163

4.2.7特殊结构闪存的蚀刻工艺 180

4.2.8标准浮栅闪存的SADP蚀刻工艺 182

4.3 3D NAND关键工艺介绍 186

4.3.1为何开发3D NAND闪存 186

4.3.2 3D NAND的成本优势 187

4.3.3 3D NAND中的蚀刻工艺 190

4.4新型存储器与系统集成芯片 195

4.4.1 SoC芯片市场主要厂商 197

4.4.2 SoC芯片中嵌入式存储器的要求与器件种类 197

4.5新型相变存储器的介绍及等离子体蚀刻的应用 199

4.5.1相变存储器的下电极接触孔蚀刻工艺 200

4.5.2相变存储器的GST蚀刻工艺 203

4.6新型磁性存储器的介绍及等离子体蚀刻的应用 204

4.7新型阻变存储器的介绍及等离子体蚀刻的应用 210

4.8新型存储器存储单元为何多嵌入在后段互连结构中 212

4.8.1新型存储器存储单元在后段互连结构中的嵌入形式 212

4.8.2存储单元连接工艺与标准逻辑工艺的异同及影响 213

参考文献 215

第5章 等离子体蚀刻工艺中的经典缺陷介绍 219

5.1缺陷的基本介绍 221

5.2等离子体蚀刻工艺相关的经典缺陷及解决方法 222

5.2.1蚀刻机台引起的缺陷 222

5.2.2工艺间的互相影响 229

5.2.3蚀刻工艺不完善所导致的缺陷 236

参考文献 243

第6章 特殊气体及低温工艺在等离子体蚀刻中的应用 245

6.1特殊气体在等离子体蚀刻中的应用 247

6.1.1气体材料在半导体工业中的应用及分类 247

6.1.2气体材料在等离子体蚀刻中的应用及解离原理 251

6.1.3特殊气体等离子体蚀刻及其应用 252

6.2超低温工艺在等离子体蚀刻中的应用 266

6.2.1超低温等离子体蚀刻技术简介 266

6.2.2超低温等离子体蚀刻技术原理分析 266

6.2.3超低温等离子体蚀刻技术应用 268

参考文献 270

第7章 等离子体蚀刻对逻辑集成电路良率及可靠性的影响 273

7.1等离子体蚀刻对逻辑集成电路良率的影响 275

7.1.1逻辑集成电路良率简介 275

7.1.2逻辑前段蚀刻工艺对逻辑集成电路良率的影响 280

7.1.3逻辑后段蚀刻工艺对逻辑集成电路良率的影响 286

7.2等离子体蚀刻对逻辑集成电路可靠性的影响 289

7.2.1半导体集成电路可靠性简介 289

7.2.2等离子体蚀刻对HCI的影响 292

7.2.3等离子体蚀刻对GOI／TDDB的影响 293

7.2.4等离子体蚀刻对NBTI的影响 295

7.2.5等离子体蚀刻对PID的影响 297

7.2.6等离子体蚀刻对EM的影响 299

7.2.7等离子体蚀刻对SM的影响 303

7.2.8等离子体蚀刻对low-k TDDB的影响 304

参考文献 308

第8章 等离子体蚀刻在新材料蚀刻中的展望 311

8.1硅作为半导体材料在集成电路应用中面临的挑战 313

8.2三五族半导体材料在集成电路中的潜在应用及其蚀刻方法 317

8.2.1磷化铟的蚀刻 318

8.2.2铟镓砷的蚀刻 321

8.2.3镓砷的蚀刻 325

8.3锗在集成电路中的潜在应用及其蚀刻方法 326

8.4石墨烯在集成电路中的潜在应用及其蚀刻方法 328

8.5其他二维材料在集成电路中的潜在应用及其蚀刻方法 333

8.6定向自组装材料蚀刻 335

参考文献 338

第9章 先进蚀刻过程控制及其在集成电路制造中的应用 341

9.1自动控制技术 343

9.2传统工业先进过程控制技术 344

9.3先进过程控制技术在集成电路制造中的应用 345

9.4先进过程控制技术在等离子体蚀刻工艺中的应用 352

9.4.1等离子体蚀刻建模 352

9.4.2等离子体蚀刻过程识别 355

9.4.3等离子体蚀刻过程量测 363

9.4.4等离子体蚀刻先进控制实例 364

参考文献 374