3D集成手册 3D集成电路技术与应用PDF电子书下载

第1章 3D集成概述 1

1.1 引言 1

1.2 晶圆堆叠技术的发展 3

1.3 3D封装与3D集成 3

1.4 非TSV的3D叠层技术 5

1.4.1 Irvine传感器 5

1.4.2 超薄芯片叠层（UTCS）（IMEC，CNRS，U.Barcelona） 6

1.4.3 富士通公司 6

1.4.4 Fraunhofer/IZM研究所 8

1.4.5 3D Plus公司与Leti公司 8

1.4.6 东芝公司系统封装模块 9

参考文献 10

第2章 3D集成的驱动力 11

2.1 引言 11

2.2 电性能 11

2.2.1 信号传输速度 11

2.2.2 存储器的延迟 14

2.3 功耗与噪声 16

2.3.1 噪声 16

2.4 外形尺寸 16

2.4.1 非易失性存储器技术：闪存 17

2.4.2 易失性存储器技术：静态随机存取存储器（SRAM）与动态随机存取存储器（DRAM） 17

2.4.3 CMOS图形传感器 18

2.5 低成本 18

2.6 应用驱动 19

2.6.1 微处理器 19

2.6.2 存储器 19

2.6.3 传感器 19

2.6.4 现场可编程逻辑门阵列（FPGA） 19

参考文献 20

第3章 3D集成工艺技术概述 22

3.1 3D集成技术概述 22

3.1.1 硅通孔技术（TSVs） 22

3.1.2 晶圆减薄 23

3.1.3 晶圆／IC对准键合 24

3.2 工艺流程 25

3.3 3D集成技术 30

3.3.1 TSV制作 30

3.3.2 载体晶圆的临时键合 34

3.3.3 减薄工艺 34

3.3.4 对准与键合 35

参考文献 39

第一篇 硅通孔制作 43

第4章 硅通孔的深反应离子刻蚀（DRIE） 43

4.1 引言 43

4.1.1 实现硅片贯穿互连技术的深反应离子刻蚀 43

4.1.2 DRIE的技术状态与基本原理 43

4.1.3 Bosch工艺 44

4.1.4 通孔制备方法的选择 45

4.2 DRIE设备及特征 48

4.2.1 高密度等离子体反应器 49

4.2.2 等离子体化学 52

4.2.3 等离子体诊断和表面分析 53

4.3 DRIE工艺 55

4.3.1 掩模问题 55

4.3.2 高深宽比形貌 58

4.3.3 侧壁钝化、去钝化及剖面控制 63

4.4 通孔刻蚀实用方案 67

4.4.1 钻蚀和凸凹环纹减少 67

4.4.2 侧壁粗糙度优化 67

4.4.3 负载效应 70

4.4.4 介电层开槽 71

4.4.5 通孔结构检测 71

4.4.6 槽深原位测量 73

4.5 小结 75

附录A：缩写词术语表 76

附录B：DRIE菜单示例 77

参考文献 78

第5章 激光熔蚀 82

5.1 引言 82

5.2 激光技术在3D封装中的应用 82

5.2.1 优点 82

5.2.2 缺点 83

5.3 激光技术在硅衬底中的应用 83

5.3.1 难点 83

5.3.2 应用效果 83

5.4 3D芯片叠层成果 88

5.5 可靠性 91

5.6 展望 91

参考文献 92

第6章 二氧化硅 93

6.1 引言 93

6.2 介质CVD 93

6.2.1 SACVD 94

6.2.2 臭氧激活SACVD沉积的工艺顺序 96

6.2.3 3D集成用保形性SACVD O3TEOS膜 96

6.3 介质膜性质 99

6.4 3D集成工艺中SiO2介质相关工艺 100

6.4.1 晶圆预处理 100

6.4.2 TSV中二氧化硅膜保形性的晶圆背面处理要求 100

6.4.3 薄硅衬底上SiO2膜沉积工艺 101

6.5 小结 102

参考文献 103

第7章 有机介质 104

7.1 帕利灵（Parylene） 104

7.1.1 TSV中的帕利灵 105

7.1.2 帕利灵的限制 107

7.2 等离子聚合化苯并环丁烯（BCB） 108

7.3 有机绝缘物的喷涂 108

7.4 有机物激光钻孔 111

7.5 小结 111

参考文献 112

第8章 铜电镀 114

8.1 引言 114

8.2 铜电镀设备 115

8.3 铜电镀工艺 115

8.3.1 铜衬里 117

8.3.2 钉头与无钉头的铜全填充 118

8.4 影响铜电镀的因素 120

8.4.1 通孔剖面和平滑度 120

8.4.2 绝缘、阻挡、种子层覆盖 121

8.4.3 形貌润湿 122

8.5 电镀化学物 122

8.5.1 酸性硫酸铜化学物 122

8.5.2 甲磺酸化学物 123

8.5.3 氰化物 124

8.5.4 其他铜电镀化学物 124

8.6 电镀工艺需求 124

8.6.1 超保形沉积机理 124

8.6.2 波形和电流密度对填充性能的影响 126

8.6.3 沉积波形效应对填充性能的影响 128

8.6.4 特征尺寸对填充时间的影响 128

8.6.5 形貌尺寸过覆盖层的关系 129

8.6.6 镀液分析与维护 129

8.7 小结 130

参考文献 131

第9章 W和Cu化学气相沉积金属化 134

9.1 引言 134

9.2 商用先驱物 135

9.2.1 TiN先驱物 135

9.2.2 铜先驱物 135

9.2.3 钨先驱物 136

9.3 沉积工艺流程 136

9.3.1 阻挡层沉积 137

9.3.2 黏附层 139

9.3.3 铜沉积 140

9.3.4 TSV填充中钨CVD的应用 142

9.4 包括填充和回刻／CMP的完整TSV金属化 143

9.4.1 W-CVD金属化 143

9.4.2 Cu CVD金属化 145

9.5 小结 145

参考文献 147

第二篇 晶圆减薄与键合技术 151

第10章 薄晶圆的制造、处理及划片技术 151

10.1 薄芯片的应用 151

10.2 主要问题：减薄和晶圆翘曲 151

10.2.1 现象的产生原因 152

10.3 减薄 153

10.3.1 研磨参数 153

10.3.2 研磨参数的相互影响 154

10.4 稳定性与柔韧性 156

10.4.1 芯片断裂强度与柔韧性的测试 157

10.4.2 统计和分析 158

10.5 芯片厚度、理论模型与宏观特征 159

10.5.1 芯片厚度 159

10.5.2 理论模型 159

10.5.3 芯片宏观特征：芯片强度、柔韧性、粗糙度及硬度 160

10.5.4 从原始晶圆到处理后的芯片，发生改变了么 163

10.6 薄晶圆的防护：膜与传递系统 164

10.6.1 传递晶圆及芯片用的特殊膜 164

10.6.2 传送系统 165

10.7 芯片分割：划片影响芯片的强度 166

10.7.1 传统的机械切割 167

10.7.2 激光切割 169

10.7.3 方法对比 172

10.8 结论 176

10.9 总结 177

参考文献 178

第11章 3D集成的键合技术概述 179

11.1 引言 179

11.2 直接键合 179

11.2.1 直接键合工艺原理 179

11.2.2 硅硅直接键合 180

11.2.3 金属表面活化键合 184

11.3 黏结键合和钎焊键合 185

11.3.1 聚合物黏结键合 186

11.3.2 金属钎焊和共晶键合 186

11.4 不同键合工艺的对比 188

参考文献 189

第12章 C2W和W2W集成方案 190

12.1 3D集成准则 190

12.1.1 不同的晶圆尺寸 190

12.1.2 不同的生产厂家 190

12.1.3 不同的衬底材料 190

12.1.4 不同的芯片尺寸 190

12.1.5 叠层数量 191

12.1.6 模块设计 191

12.1.7 成品率 191

12.1.8 生产能力 192

12.1.9 对准 192

12.1.10 成本 192

12.2 使能技术 193

12.2.1 已对准晶圆的键合 193

12.2.2 键合工艺 199

12.2.3 晶圆的临时键合及分离 203

12.2.4 C2W键合 205

12.3 3D互连集成方案 206

12.3.1 芯片面对面堆叠 206

12.3.2 芯片面对背堆叠 207

12.4 结论 208

参考文献 210

第13章 聚合物黏结键合技术 211

13.1 聚合物黏结剂键合原理 211

13.2 聚合物黏结剂键合的工艺要求和材料 212

13.3 聚合物黏结晶圆键合技术 214

13.4 键合工艺的特征参数 215

13.4.1 采用玻璃晶圆键合的光学检查 215

13.4.2 四点弯曲法表征键合强度 216

13.4.3 黏结晶圆键合技术的可靠性评估 217

13.5 结论 218

参考文献 219

第14章 金属间化合物键合 220

14.1 引言 220

14.2 技术理念 220

14.2.1 母材的选择 220

14.2.2 主要工艺方案 222

14.2.3 应用中的限制条件 223

14.3 结论 227

参考文献 228

第三篇 集成过程 231

第15章 商业应用 231

15.1 引言 231

15.2 片上芯片技术应用 231

15.2.1 索尼 231

15.2.2 英飞凌（Infineon） 232

15.3 TSV图像芯片 233

15.4 内存 234

15.4.1 三星（Samsung） 234

15.4.2 尔必达（Elpida） 236

15.4.3 Tezzaron和特许（Chartered） 236

15.4.4 日本电气（NEC） 237

15.4.5 美光（Micron） 240

15.5 微处理器和移动信息服务应用（Misc.） 240

15.5.1 英特尔（Intel） 240

15.5.2 美国国际商用机器公司（IBM） 241

参考文献 244

第16章 晶圆级3D系统集成 246

16.1 引言 246

16.1.1 3D系统集成的推动 246

16.1.2 技术概述 246

16.2 晶圆级3D系统集成技术 248

16.2.1 芯片-晶圆堆叠技术 248

16.2.2 垂直系统集成 253

16.3 可靠性问题 262

16.3.1 3D集成系统的失效 262

16.3.2 纳米压痕（nano-indentation）表征薄层材料 264

16.3.3 硅通孔的热-机械模拟 265

16.4 结论 267

参考文献 269

第17章 阿肯色大学互连工艺 272

17.1 引言 272

17.2 硅通孔（TSV）工艺流程 273

17.2.1 通孔的形成 273

17.2.2 通孔衬里 275

17.2.3 通孔填充 276

17.2.4 背面工艺 277

17.2.5 电学测试 279

17.3 芯片组装 281

17.4 系统集成 284

17.5 总结 285

参考文献 287

第18章 ASET的垂直互连技术 290

18.1 引言 290

18.2 制程工艺综述 291

18.3 Cu电镀的孔填充工艺 292

18.3.1 实验方法 292

18.3.2 结果与讨论 293

18.4 薄型晶圆的支撑 295

18.4.1 晶圆剥离方法 296

18.4.2 拉伸应力评估 296

18.4.3 薄型芯片的强度 297

18.4.4 讨论 298

18.5 3D芯片堆叠 298

18.5.1 3D芯片堆叠的技术问题 298

18.5.2 20μm节距互连的可焊性 299

18.5.3 层间微小缝隙的非导电胶（NCP）预成型工艺 304

18.5.4 垂直互连的制作 306

18.5.5 垂直互连的可靠性 310

18.6 芯片堆叠模块的热性能 312

18.6.1 热阻测试 312

18.6.2 钝化层的影响 313

18.6.3 新型冷却界面的研究 314

18.7 垂直互连的电性能 316

18.7.1 多层通孔的直流特性 316

18.7.2 多层通孔的交流特性 317

18.8 硅通孔的实际应用 318

18.9 结论 319

参考文献 320

第19章 CEA LETI的3D集成技术 323

19.1 引言 323

19.2 3D有效叠层中的电路转移 323

19.3 叠层的非破坏性特征 324

19.3.1 叠层界面检查 324

19.3.2 精对准测量 325

19.3.3 堆叠的减薄特性 325

19.4 3D集成应用发展的实例 327

19.4.1 掺杂多晶硅的硅通孔填充-先进封装 327

19.4.2 光电子器件的芯片与晶圆集成应用 329

19.4.3 晶圆到晶圆3D集成的示例 330

19.5 总结 335

参考文献 337

第20章 林肯实验室的3D电路集成技术 339

20.1 引言 339

20.2 林肯实验室晶圆级3D电路集成技术 339

20.2.1 3D制造过程 339

20.2.2 3D使能技术 342

20.2.3 3D技术的缩放比例 345

20.3 FDSOI晶体管与器件性能 347

20.4 3D电路及器件 349

20.4.1 3D激光雷达芯片 350

20.4.2 1024×1024可见光成像器 351

20.4.3 异质集成 351

20.5 总结 351

致谢 352

参考文献 353

第21章 IMEC的3D集成技术 355

21.1 引言 355

21.2 3D互连技术的关键因素 357

21.3 比利时微电子研究中心的3D集成技术 358

21.3.1 系统小型化的3D-SIP 358

21.3.2 3D-WLP 360

参考文献 369

第22章 MIT的铜热压键合制造工艺 371

22.1 引言 371

22.2 铜热压键合工艺 371

22.2.1 键合过程 371

22.2.2 键合机理 372

22.3 工艺流程 373

22.3.1 承载晶圆的黏结 375

22.3.2 衬底背面刻蚀和背面通孔的形成 376

22.3.3 晶圆对晶圆的对准和键合 377

22.3.4 承载晶圆的释放 377

22.3.5 临时性键合和释放的备选方案 379

22.4 讨论 380

22.4.1 金属作为中间介质的键合 380

22.4.2 铜的选择 381

22.4.3 背对面键合情况介绍 382

22.5 结论 383

参考文献 384

第23章 伦斯勒理工学院的3D集成工艺 386

23.1 引言 386

23.2 采用黏结晶圆键合和铜镶嵌内层互连的后通孔3D平台 386

23.3 后通孔3D平台的可行性验证：有着对准、键合、减薄以及内层晶圆互连工艺的链式通孔结构 387

23.4 带有镶嵌-图形化的金属／黏结剂再分层的先通孔3D平台 389

23.5 先通孔3D平台的可行性验证：采用CU/BCB再分布层的链式孔结构 391

23.6 单元工艺的发展 392

23.6.1 晶圆对晶圆的对准 392

23.6.2 黏结剂晶圆键合 393

23.6.3 氧化物-氧化物键合 394

23.6.4 铜-铜键合 394

23.6.5 钛基晶圆键合 395

23.7 碳纳米管（CNT,Carbon nanotube）互连工艺 396

23.8 结论 397

参考文献 398

第24章 Tezzaron半导体公司3D集成技术 400

24.1 简介 400

24.2 铜键合 400

24.2.1 铜键合的优点 400

24.2.2 铜键合的缺点 401

24.3 成品率问题 401

24.4 互连密度 401

24.5 3D DRAM的工艺需求 403

24.6 FaStack工艺综述 403

24.7 减薄前的键合 403

24.8 Tezzaron硅通孔技术 404

24.8.1 先通孔TSV 404

24.8.2 TSV作为减薄控制 404

24.8.3 TSVS作为对准标记 405

24.8.4 后道制程和前道制程 406

24.8.5 SuperVia TSVs 406

24.8.6 SuperContact TSV 407

24.8.7 TSV的特性和尺寸 408

24.9 叠层工艺流程的细节（采用SuperContacts工艺） 409

24.10 采用SuperVias技术的堆叠工艺流程 413

24.11 堆叠带来的额外问题 414

24.11.1 平坦化 414

24.11.2 边缘研磨 414

24.11.3 对准 414

24.11.4 键合点区域 416

24.12 工作下的3D器件 416

24.13 质量鉴定结果 417

24.13.1 键合晶圆共面测试 418

24.13.2 分层：大功率造成的（自身造成） 418

24.13.3 晶体管性能的漂移 418

24.13.4 寿命测试 419

24.13.5 高的加速应力测试（HAST） 420

24.14 FaStack总结 420

24.15 缩写和定义 420

第25章 Ziptronix公司3D集成 422

25.1 引言 422

25.2 直接键合 423

25.2.1 晶圆氧化直接键合 424

25.2.2 低温晶圆氧化直接键合 424

25.3 直接键合互连 429

25.3.1 DBI？工艺流程 430

25.3.2 DBI？物理和电子数据 431

25.3.3 DBI？靠性数据 432

25.4 工艺成本和供应链 432

参考文献 434

第26章 ZyCube 3D集成技术 436

26.1 引言 436

26.2 现今新型3D LSI-CSP传感器器件 438

26.2.1 新型芯片级封装工艺（ZyCSP） 438

26.2.2 硅通孔填充工艺 440

26.2.3 新型芯片级封装（ZyCSP） 442

26.3 未来的3D-LSI技术 443

参考文献 445

第四篇 设计、性能和热管理 449

第27章 北卡罗来纳州立大学的3D集成设计 449

27.1 为什么做3D集成 449

27.2 互连驱动案例研究 450

27.3 计算机辅助设计 453

27.4 讨论 454

参考文献 456

第28章 3D系统设计建模与设计方法 457

28.1 简介 457

28.2 建模和仿真 458

28.2.1 建模方法 459

28.2.2 元件级仿真 463

28.2.3 热压力对微电子机械系统的影响 473

28.2.4 复杂叠层结构仿真 473

28.2.5 系统级计算机辅助模型生成的方法 475

28.2.6 模型确认 478

28.2.7 设计流程中电路或行为模型的集成 479

28.3 3D集成的设计方法 483

28.3.1 低功耗设计 483

28.3.2 可测性设计 486

28.4 结论 487

参考文献 489

第29章 林肯实验室3D技术多项目电路设计与布局 492

29.1 介绍 492

29.2 3D设计与布局实践 492

29.3 设计与提交程序 493

参考文献 498

第30章 明尼苏达大学三维电路计算机辅助设计 499

30.1 介绍 499

30.2 3D设计的热分析 499

30.3 3D设计的热驱动布局与布线 501

30.3.1 热驱动3D布局 501

30.3.2 自动插入散热孔 503

30.3.3 热驱动3D布线 504

30.4 3D设计中功率网格设计 507

30.5 结论 508

参考文献 509

第31章 3D电路的电性能 510

31.1 引言 510

31.1.1 例1：移动电话的基带处理器 510

31.1.2 例2：蜂窝电话先进的人机接口 513

31.2 3D芯片叠层技术 515

31.2.1 3D工艺中背板连接的自调整 516

31.2.2 晶圆准备工作 517

31.2.3 CMOS工艺与正向金属化 517

31.2.4 晶圆减薄 519

31.2.5 通孔刻蚀与侧壁隔离 519

31.2.6 测试与流焊 519

31.3 3D连接的电性能 521

31.3.1 绝缘交叉电阻与孔金属电阻 521

31.3.2 焊球连接与铜线 522

31.3.3 孔与焊点 522

31.3.4 过孔桥 522

31.3.5 过孔漏电 522

31.3.6 用于仿真的等效电路 523

31.4 总结与结论 525

31.4.1 体视图 525

参考文献 527

第32章 3D集成电路测试技术 529

32.1 引言 529

32.2 3D集成的成品率 530

32.3 已知好芯片（KGD） 533

32.4 晶圆叠层与芯片叠层 534

32.5 3D叠层的容错控制 537

参考文献 538

第33章 垂直集成封装的热管理 539

33.1 引言 539

33.1.1 电子元器件的功耗 539

33.1.2 热管理的缘由 540

33.2 热传递机理 541

33.2.1 传导 541

33.2.2 对流 541

33.3 热封装模型 542

33.3.1 IC设计中温度和功耗分布预测 542

33.3.2 热封装的设计与优化 542

33.4 热封装测试 543

33.4.1 热阻件特性 543

33.4.2 功耗分布测量 543

33.5 热封装组件 543

33.5.1 热界面材料 543

33.5.2 先进空气热沉 545

33.5.3 强制对流液冷板 546

33.6 垂直集成封装的散热处理 547

33.6.1 传统背面散热的主要挑战 547

33.6.2 利用热通孔（TV）改善热传导 548

33.6.3 夹层的热管理 548

33.6.4 结论 549

参考文献 551

第五篇 应用 555

第34章 3D和微处理器 555

34.1 引言 555

34.2 3D微处理器系统的设计 556

34.2.1 概述 556

34.2.2 “逻辑电路＋存储器”叠层的例子：缓存堆叠 557

34.2.3 “逻辑电路＋逻辑电路”叠层：将一个微处理器分割到两个叠层中的示例 557

34.3 3D微处理器系统的制造 562

34.3.1 概述 562

34.3.2 铜键合晶圆叠层 564

34.3.3 使用金属键合的芯片叠层 566

34.4 结论 571

参考文献 572

第35章 3D存储器 574

35.1 引言 574

35.2 应用 575

35.3 再布线层（RDL） 578

35.4 晶圆穿孔互连（TWI） 579

35.5 堆叠 581

35.6 其他问题 583

35.7 3D存储器的未来 585

第36章 先进传感器阵列的3D读出集成电路 586

36.1 引言 586

36.2 3D ROIC的应用现状 587

36.2.1 国防高级研究计划局垂直互连传感器阵列（VISA）发展计划 587

36.2.2 DRS/RTI红外焦平面阵列 588

36.2.3 麻省理工学院林肯实验室（MIT Lincoln Laboratory）的3D成像器 591

36.2.4 东北大学（Tohoku University）的神经形态可视芯片 593

36.2.5 高能物理中的3D ROIC 595

36.3 结论 596

参考文献 597

第37章 功率器件 599

37.1 概述 599

37.2 半导体分立器件的晶圆级封装 599

37.3 功率MOSFET器件的封装 600

37.4 垂直MOSFET的CSP 602

37.5 垂直MOSFET的金属TWI工艺 606

37.6 TWI MOSFET CSP的未来预期 611

37.7 展望 613

参考文献 615

第38章 无线传感器系统——电子立方体计划 616

38.1 概述 616

38.2 电子立方体概念 618

38.3 使3D集成技术成为可能的方法 619

38.4 e-CUBES GHz无线电 622

38.4.1 针对汽车应用的2.4 GHz无线电 623

38.4.2 用于无线人体网络的17 GHz超低功率e-CUBES无线电 624

38.4.3 e-CUBES中射频MEMS的作用 625

38.5 e-CUBES的应用和发展路线 627

38.5.1 航空、航天领域的应用 628

38.5.2 汽车演示器 632

38.5.3 健康演示器 632

38.6 小结 633

参考文献 635