数字电子电路与逻辑设计PDF电子书下载

第1章 绪论 1

1.1 概述 1

1.1.1 模拟电路与数字电路 1

1.1.2 数字电路及其特点 2

1.1.3 二值逻辑与数字信号的描述 4

1.2 数制与码制 6

1.2.1 数制 6

1.2.2 码制 9

1.3 二进制数运算 13

1.3.1 二进制数的算术运算 13

1.3.2 二进制数的负数表示方式 14

思考题 16

习题 16

第2章 常用的半导体器件基础 19

2.1 半导体基础知识 19

2.1.1 本征半导体 19

2.1.2 杂质半导体 20

2.1.3 PN结的形成及特性 21

2.2 半导体二极管 24

2.2.1 二极管的结构 24

2.2.2 二极管的伏安特性 25

2.2.3 二极管的主要参数 26

2.2.4 二极管的等效电路和分析方法 26

2.2.5 二极管的应用 28

2.2.6 其他特殊的二极管 30

2.3 场效应管 32

2.3.1 结型场效应管 33

2.3.2 绝缘栅场效应管 37

2.3.3 各种场效应管的特性比较及注意事项 40

2.4 双极性三极管 41

2.4.1 BJT的结构及类型 41

2.4.2 BJT的电流分配与放大原理 42

2.4.3 BJT的共射特性曲线 44

2.4.4 BJT的主要参数 45

2.4.5 温度对BJT管特性及参数的影响 47

2.4.6 BJT的选型 48

思考题 50

习题 50

第3章 逻辑代数基础 53

3.1 逻辑代数的基本概念 53

3.1.1 基本逻辑运算 53

3.1.2 组合逻辑运算 55

3.2 逻辑代数的基本公式与定理 56

3.2.1 逻辑代数的基本公式 56

3.2.2 逻辑代数的常用定理及定律 56

3.2.3 七个常用的公式 57

3.2.4 三个基本规则 58

3.3 逻辑函数的代数化简法 59

3.3.1 逻辑函数及其表示方法 59

3.3.2 同一逻辑关系逻辑式形式的多样性 60

3.3.3 逻辑函数的化简方法及步骤 61

3.4 逻辑函数的卡诺图化简法 63

3.4.1 最小项和最大项的定义 63

3.4.2 最小项和最大项的性质 64

3.4.3 逻辑函数表示的标准式 65

3.4.4 用卡诺图表示逻辑函数及化简 65

3.5 具有无关项逻辑函数的卡诺图化简 72

思考题 74

习题 74

第4章 集成逻辑门电路 79

4.1 二极管元件门电路 79

4.1.1 二极管的特性 79

4.1.2 二极管元件逻辑门电路 83

4.2 TTL逻辑门电路 85

4.2.1 双极型三极管的开关特性 85

4.2.2 TTL“非”门的基本结构及工作原理 87

4.2.3 TTL逻辑门电路 91

4.2.4 集电极开路门和三态门电路 92

4.3 MOS逻辑门电路 97

4.3.1 MOS门电路简介 97

4.3.2 CMOS反相器 103

4.3.3 CMOS逻辑门电路 105

4.3.4 CMOS漏极开路门和三态输出门 108

4.3.5 CMOS传输门电路 110

4.3.6 NMOS逻辑门电路 111

4.4 其他类型逻辑门电路 112

4.4.1 发射极耦合逻辑门电路 112

4.4.2 BiCMOS逻辑门电路 115

4.4.3 改进型TTL门电路——抗饱和TTL电路 116

4.5 逻辑门电路的Verilog HDL 118

4.5.1 门电平模型化 118

4.5.2 基本门电路的描述方法 124

4.5.3 三态门电路Verilog HDL建模 127

4.5.4 双向门电路Verilog HDL建模 128

4.6 逻辑门电路的应用 130

4.6.1 TTL与CMOS器件之间的接口问题 130

4.6.2 TTL和CMOS电路带负载时的接口问题 131

4.6.3 集成逻辑门电路使用中的抗干扰措施 133

4.7 正负逻辑问题 134

4.7.1 正负逻辑的规定 134

4.7.2 正负逻辑的逻辑符号 134

4.7.3 混合逻辑中逻辑符号的变换 135

思考题 136

习题 137

第5章 组合逻辑电路 141

5.1 概述 141

5.2 组合逻辑电路的分析 141

5.3 组合逻辑电路的设计 142

5.4 组合逻辑电路中的竞争冒险 143

5.4.1 竞争冒险产生的原因与判别方法 143

5.4.2 消除竞争冒险现象的方法 145

5.5 中规模组合逻辑电路功能部件及应用 147

5.5.1 编码器 147

5.5.2 译码器／数据分配器 152

5.5.3 数据选择器 163

5.5.4 加法器 167

5.5.5 数值比较器 172

思考题 176

习题 176

第6章 集成触发器 179

6.1 RS触发器 179

6.1.1 基本RS触发器 179

6.1.2 逻辑门控RS触发器 181

6.2 钟控触发器 181

6.2.1 钟控RS触发器 181

6.2.2 钟控JK触发器 183

6.2.3 D触发器 187

6.2.4 T触发器和T′触发器 189

6.3 触发器功能的转换 190

6.3.1 用JK触发器转换成其他功能的触发器 190

6.3.2 用D触发器转换成其他功能的触发器 191

思考题 192

习题 192

第7章 时序逻辑电路 195

7.1 时序逻辑电路的基本概念 195

7.1.1 时序逻辑电路的模型 195

7.1.2 时序逻辑电路的分类 195

7.1.3 时序电路逻辑功能的表达方法 196

7.2 时序逻辑电路的分析方法 198

7.2.1 同步时序逻辑电路分析的一般步骤 198

7.2.2 同步时序逻辑电路设计的一般步骤 199

7.3 常用的时序逻辑电路 202

7.3.1 寄存器和移位寄存器 202

7.3.2 计数器 209

7.3.3 顺序脉冲发生器 223

7.4 综合示例 224

思考题 233

习题 233

第8章 脉冲信号的产生与整形 238

8.1 脉冲信号的基本参数 238

8.2 施密特触发器 238

8.2.1 施密特触发器的工作特点 238

8.2.2 由门电路组成的施密特触发器 239

8.2.3 集成施密特触发器 242

8.2.4 施密特触发器的应用 243

8.3 单稳态触发器 245

8.3.1 单稳态触发器的工作特点 245

8.3.2 由门电路组成的微分型单稳态触发器 245

8.3.3 集成单稳态触发器 248

8.3.4 单稳态触发器的应用 252

8.4 多谐振荡器 253

8.4.1 多谐振荡器的工作特点 253

8.4.2 由门电路组成的多谐振荡器 253

8.4.3 施密特触发器构成多谐振荡器 256

8.4.4 石英晶体振荡器 257

8.5 555定时器 260

8.5.1 555定时器的工作特点 260

8.5.2 由555定时器组成的单稳态触发器 261

8.5.3 555定时器构成施密特触发器 266

8.5.4 555定时器构成多谐振荡器 267

8.6 综合示例 269

思考题 273

习题 273

第9章 半导体存储器和可编程器件 276

9.1 随机存取存储器 276

9.1.1 随机存取存储器 276

9.1.2 RAM存储容量的扩展 282

9.1.3 集成的RAM简介 284

9.2 只读存储器 287

9.3 可编程逻辑器件 291

9.3.1 可编程逻辑器件概述 291

9.3.2 PLD电路的表示法 294

9.3.3 可编程阵列逻辑器件简介 300

9.3.4 通用可编程阵列逻辑器件 305

9.3.5 低密度可编程阵列逻辑器件的编程 316

9.4 复杂可编程逻辑器件 319

9.4.1 复杂可编程逻辑器件的结构 320

9.4.2 复杂可编程逻辑器件的逻辑模块 322

9.4.3 CPLD的连线区和I/O模块 325

9.4.4 JTAG接口和软件配置 327

9.5 现场可编程门阵列 329

9.5.1 FPGA器件的基本结构 330

9.5.2 FPGA器件的可配置逻辑块 331

9.5.3 FPGA器件的输入／输出模块 335

9.5.4 FPGA器件的布线资源和全局连接 340

思考题 344

习题 345

第10章 可编程逻辑器件开发及应用 348

10.1 QuartusⅡ软件的设计流程 348

10.2 QuartusⅡ11.1软件安装 349

10.2.1 Qua rtusⅡ软件简介 349

10.2.2 QuartusⅡ软件安装 349

10.3 QuartusⅡ11.1使用简介 352

10.3.1 硬件描述语言输入设计 352

10.3.2 原理图设计输入 362

10.4 QuartusⅡ9.0原理图输入设计 365

10.5 综合设计应用示例 370

习题 382

汉英名词术语对照 383

参考文献 390