锁相环 PLL 电路设计与应用PDF电子书下载

第1章 PLL工作原理与电路构成（PLL与频率合成技术简介） 1

1.1 PLL电路的基本工作原理 1

1.1.1 PLL电路的三大组成部分 1

1.1.2 PLL的应用与频率合成器 3

1.1.3 PLL电路各部分工作波形 3

1.2　PLL电路以及频率合成器的构成 4

1.2.1 输出为输入N倍频的方法 4

1.2.2 输出为输入N/M倍频的方法（输入部分接入分频电路） 5

1.2.3 输出为输入N/M倍频的方法（输出部分接入分频电路） 5

1.2.4 输出为输入N×M倍频的方法（增设前置频率倍减器） 6

1.2.6 PLL电路与DDS的组合方式 7

1.2.5 PLL电路与外差电路的组合方式（输出为（fin×N）＋fL） 7

1.3　PLL频率合成器的信号纯正度 9

1.3.1 理想频率合成器的输出频谱（1根谱线） 9

1.3.2 振幅调制的噪声（AM噪声） 10

1.3.3 频率调制的噪声（FM噪声） 12

1.3.4 FM噪声的影响 14

1.4 PLL的其他应用 16

1.4.1 数字数据恢复为时钟的情况 16

【专栏】 dBc 18

1.4.2 频率－电压转换电路（FM解调电路） 19

1.4.3 电动机的转速控制电路 19

【专栏】 PLL电路的发明者Bellescize 20

A.1 PLL电路与运算放大器电路的异同 21

附录A　PLL电路中负反馈的应用 21

A.2 放大电路中学习的负反馈方式与特性 23

第2章 PLL电路的传输特性（PLL电路的特性由环路滤波器决定） 31

2.1 PLL电路传输特性的理解 31

2.1.1 PLL电路各部分的传输特性 31

2.1.2 简单例题（时钟的50倍频电路） 33

2.1.3 传输特性的求法（除环路滤波器特性以外） 35

【专栏】 仿真使用SPICE非常方便 36

2.1.4 使用的环路滤波器的特性与PLL电路的传输特性 37

2.1.5 PLL电路中施加负反馈的效果 39

2.2　环路滤波器设计的基础知识 41

2.2.1 RC低通滤波器的特性 41

2.2.2 具有阶跃特性的RC低通滤波器 43

2.2.3 多级RC滤波器中增益与相位之间关系 44

2.2.4 普通的RC低通滤波器（使用滞后滤波器时环路特性不稳定） 46

2.2.5　使PLL特性稳定的滞后超前滤波器 47

第3章 PLL电路中环路滤波器的设计方法（无源／有源环路滤波器的设计实例与验证） 51

3.1　无源环路滤波器的设计 51

3.1.1 滞后超前滤波器的伯德图 51

3.1.2 PLL电路与滞后超前滤波器组合的特性 53

3.1.3 分频系数的改变情况 56

3.1.4 根据规格化曲线图求出环路滤波器的常数（参照附录B） 57

3.2 10～100kHz PLL频率合成器中环路滤波器的设计 59

3.2.1 作为实验用频率合成器的概况 59

3.2.3 时间常数小、M=-10dB、相位裕量为60°的设计 61

3.2.2 频率合成器传输特性的求法（除环路滤波器以外） 61

3.2.4 时间常数中等、M=-20dB、相位裕量为50°的设计 64

3.2.5 时间常数大、M=-30dB、相位裕量为50°的设计 66

3.2.6 试做的频率合成器的输出波形 68

3.2.7　试做的频率合成器的输出频谱 70

3.2.8 锁相速度 72

3.3　有源环路滤波器 75

3.3.1 有源环路滤波器 75

3.3.2 2次有源环路滤波器的伯德图 75

3.3.3　3次有源环路滤波器 77

3.3.4 有源环路滤波器的噪声 79

3.4.1 实际电路中设计的有源环路滤波器 80

3.4 25～50MHz PLL频率合成器中环路滤波器的设计 80

3.3.5 根据规格化曲线图求出有源环路滤波器常数的方法 80

3.4.2 使用规格化曲线图求出环路滤波器的常数 81

3.4.3 时间常数小、M=0dB、相位裕量为50°的设计 85

3.4.4 时间常数中等、M=-10dB、相位裕量为50°的设计 86

3.4.5 时间常数大、M=-20dB、相位裕量为50°的设计 88

3.4.6 试做的频率合成器的输出波形 89

3.4.7 试做的频率合成器的输出频谱 90

3.4.8 锁相速度 92

3.4.9　锁相速度的仿真 94

【专栏】　用于测量频率变化形式的调制磁畴分析仪 97

3.5 相位裕量不同时PLL电路的特性 97

3.5.1 用作实验的50倍频电路 98

3.5.3 相位裕量为40°的设计 99

3.5.2 环路滤波器的设计 99

3.5.4 相位裕量为50°的设计 100

3.5.5 相位裕量为60°的设计 100

3.5.6 频率特性的仿真 101

3.5.7　输出波形的频谱 103

3.5.8 锁相速度 104

3.5.9 PLL电路最适用的相位裕量（40°～50°） 105

第4章　4046与各种鉴相器（PLL电路中使用的重要器件的基础知识） 109

4.1 PLL的重要器件4046 109

4.1.1 PLL的入门器件 109

4.1.2 4046的三种类型 110

4.1.3 74HC4046片内三种鉴相器 110

4.1.4 4046片内VCO的特性 113

4.2　鉴相器的工作要点 115

4.2.1 模拟鉴相器 115

4.2.2 数字鉴相器 118

4.2.3 相位频率型鉴相器 120

4.2.4 4046中PC2型鉴相器 123

4.2.5 死区 124

4.2.6 电流输出型鉴相器 126

4.2.7 高速鉴相器AD 9901 127

第5章 电压控制振荡器VCO的电路（VCO要求的特性及各种振荡电路方式） 131

5.1 VCO要求的性能 131

5.1.1 VCO的概况 131

5.1.4 输出噪声 133

5.1.2 频率可变范围 133

5.1.3 频率控制的线性 133

5.1.5 输出波形的失真 134

5.1.6 电源电压变化时的稳定度 134

5.1.7 环境温度变化时的稳定度 134

5.1.8 外界磁场与振动的影响 135

5.2 由弛张振荡器构成的VCO 135

5.2.1 函数发生器的基本工作原理 135

5.2.2 由函数发生器构成的VCO 138

5.2.3 函数发生器IC MAX038的应用 139

5.3.1 反馈振荡器的基本工作原理 142

5.3.2 反馈振荡器振荡稳定的方法 142

5.3　反馈振荡器 142

5.3.3 由RC构成的反馈振荡器 143

5.3.4 状态可变VCO 147

5.4 高频用LC振荡电路及其在VCO中的应用 151

5.4.1 基本的哈脱莱／科耳皮兹振荡电路 151

5.4.2 科耳皮兹的改进型克拉普振荡电路 152

5.4.3 反耦合振荡电路 153

5.4.4 由LC振荡器构成VCO时采用的变容二极管 154

5.4.5 市售的LC振荡式VCO电路 157

5.5 其他的VCO电路 158

5.5.1 由振子构成的反馈振荡器 158

5.5.2　延迟振荡器 162

6.1.1 74HC191 163

6.1　可编程分频器的基本器件（减计数器） 163

第6章 可编程分频器的种类与工作原理（构成PLL频率合成器的数字电路） 163

6.1.2 74HC40102/40103 164

6.1.3 TC 9198 165

6.2　前置频率倍减器 168

6.2.1 前置频率倍减器IC 168

6.2.2　脉冲吞没（Pulse Swallow）方式 170

6.2.3 分数（Fractional）－N方式 171

6.3 PLL用LSI 172

6.3.1 PLL专用LSI的构成 172

6.3.2 ADF4110/4111/4112/4113 173

7.1.1 难以测试的环路增益 177

7.1 负反馈电路中环路增益的测试 177

第7章 PLL电路的测试与评价方法（无源／有源环路滤波器的环路增益） 177

7.1.2 施加负反馈时原环路增益的测试 178

7.1.3 负反馈环路测试的仿真 180

7.1.4 实际注入的信号 181

7.2　使用频率响应分析仪的测试方法 183

7.2.1 负反馈环路特性的测试 183

7.2.2 FRA与FFT分析仪的不同之处 185

7.2.3 FRA与网络分析仪的不同之处 185

7.3 PLL电路中环路增益的测试 186

7.3.1 使用无源环路滤波器的PLL 186

7.3.2 使用有源环路滤波器的PLL 188

8.1.1 使用CMOS反相器电路进行的实验 191

第8章 PLL特性改善技术（信号纯正度与锁相速度的提高技术） 191

8.1　优质的电源 191

8.1.2　使用晶体振荡电路进行的实验 193

8.1.3 串联稳压器噪声特性的比较 196

8.2　VCO控制电压特性的改善 200

8.2.1 CD74HC4046内VCO线性的改善 200

8.2.2 CD74HC4046片内VCO的频率变化范围的扩大 204

8.3　VCO与鉴相器之间的干扰 206

8.3.1 74HC4046中VCO与鉴相器同在的情况 206

8.3.2 用1个74HC4046进行的实验 207

8.3.3 使用2个74HC4046进行的实验（VCO和鉴相器在不同的封装中） 209

8.4　鉴相器的死区 210

8.4.1 用74HC4046进行死区影响的实验 211

8.4.2 PC2与巴厘枚嘎模块VCO的组合使用 213

8.4.3 4046中PC1与巴厘枚嘎模块VCO的组合使用 217

8.4.4 74HCT9046与巴厘枚嘎模块VCO的组合使用 220

8.5　锁相速度的改善 221

8.5.1 用二极管切换环路滤波器常数的方法 222

8.5.2 用模拟开关切换环路滤波器常数的方法 224

8.5.3 用D-A转换器进行预置电压相加的方法 226

第9章 实用的PLL频率合成器的设计与制作（环路滤波器的详细设计与实测特性） 229

9.1　使用74HC4046的时钟频率合成器 229

9.1.1 替代1Hz～10MHz晶体的频率合成器 229

9.1.2 全部使用CMOS IC构成的频率合成器 230

9.1.3 环路滤波器的设计 233

9.1.4 输出波形 235

9.1.5 频谱 235

9.1.6 锁相速度 238

9.2 使用TLC2933构成的脉冲频率合成器 239

9.2.1 TLC29xx系列的概况 239

9.2.2 时钟频率合成器电路 239

9.2.3　环路滤波器的设计 241

9.2.4 输出波形频谱的测试 243

9.3　HF频率合成器 245

9.3.1 HF频率合成器电路 245

9.3.2 环路滤波器常数的计算 248

9.3.3　频谱 250

9.3.4 锁相速度 252

9.4 40MHz频率基准信号用PLL 255

9.4.1 40MHz频率基准信号用PLL电路 255

9.4.2 环路滤波器的设计 258

9.4.3　输出波形 260

9.5 低失真的低频PLL电路 261

9.5.1 低失真的低频PLL电路 261

9.5.2 环路滤波器的设计 264

9.5.3　输出波形的合成 267

附录B　环路滤波器设计用规格化曲线图 270

附图：各公司4046的振荡频率－控制电压特性 270

参考文献 282