TMS320C28x系列DSP的CPU与外设 上PDF电子书下载

目录 1

第1章 芯片结构及性能概述 1

1.1　TMS320C28x系列芯片的结构及性能 1

1.2　引脚分布及引脚功能 5

第2章　中央处理单元CPU 17

2.1　CPU概述 17

2.1.1　同其他TMS320C2000 CPUs的兼容性 17

2.1.2　CPU的组成 18

2.1.5　CPU的信号 19

2.1.4　仿真逻辑 19

2.1.3　CPU的主要特性 19

2.2　CPU的结构及总线 20

2.2.1　CPU结构 20

2.2.2　地址和数据总线 21

2.3　CPU的寄存器阵列 22

2.3.1　累力器（ACC、AH、AL） 24

2.3.2　被乘数寄存器（XT） 25

2.3.3 结果寄存器（P、PH、PL） 25

2.3.4　数据页指针（DP） 26

2.3.5　堆栈指针（SP） 26

2.3.6　辅助寄存器（XAR0～XAR7、AR0～AR7） 27

2.3.8　返回程序寄存器（RPC） 28

2.3.9　中断控制寄存器（IFR、IER、DBGIER） 28

2.3.7　程序计数器（PC） 28

2.3.10　状态寄存器（ST0） 29

2.3.11　状态寄存器（ST1） 41

2.4　程序流 45

2.4.1　中断 45

2.4.2　分支、调用及返回 45

2.5　乘法操作 46

2.5.1　16位×16位的乘法 46

2.4.4　指令流水线 46

2.4.3　单个指令的重复执行 46

2.5.2　32位×32位的乘法 47

2.6　移位操作 48

第3章　CPU的中断系统和复位 53

3.1　CPU中断概述 53

3.2　CPU中断向量和优先级 54

3.3　可屏蔽中断 55

3.3.1 中断标志寄存器（IFR） 56

3.3.2　中断使能寄存器（IER）和调试中断使能寄存器（DBGIER） 57

3.3.3　可屏蔽中断的标准操作 58

3.4　非屏蔽中断 62

3.4.1　INTR指令 62

3.4.2　TRAP指令 62

3.4.3　非屏蔽硬件中断 64

3.5　非法指令陷阱 65

3.6　硬件复位 65

第4章　流水线 67

4.1　指令流水线 67

4.1.2　取指令机制 68

4.1.1　减弱流水线段 68

4.1.3　地址计数器FC、IC和PC 69

4.2　可视流水线操作 70

4.3　流水线活动的冻结 72

4.3.1　等待状态 72

4.3.2　指令无用状态 72

4.4　流水线的保护 73

4.4.1　对同一数据空间进行读写时的保护 73

4.4.2　保护寄存器冲突 74

4.5.1 非保护的程序空间读和写 76

4.5.2　对影响另一存储单元的单元进行读写 76

4.5　非保护流水线冲突的避免 76

4.5.3　写操作后的读保护模式 77

第5章　存储器映像 79

5.1 片内程序／数据存储器［1］［2］ 79

5.2　片内Flash和OTP存储器 85

5.2.1　Flash存储器和OTP存储器 85

5.2.2　Flash和OTP存储器的电源模式 86

5.2.3　Flash流水线模式 88

5.2.4　Flash和OTP的寄存器 88

5.3.1　功能说明 92

5.3　代码安全模块（CSM） 92

5.3.2　CSM对其他片内资源的影响 93

5.3.3　用户应用程序中的合并代码安全性 94

5.3.4　保护安全逻辑要做的和不要做的（Dos and Don'ts） 97

5.3.5　CSM特点总结 97

5.4　片外存储器及外部接口XINTF 97

5.4.1　功能说明 98

5.4.2　XINTF配置综述 99

5.4.3　建立、激活及跟踪状态的配置 102

5.4.4　XINTF寄存器 105

5.4.5　信号说明 114

5.4.6　波形 115

5.4.7　外部DMA支持（XHOLD、XHOLDA） 118

5.5　各存储器映像区域的等待状态［1］ 119

第6章　C28x的寻址方式及汇编语言简介 121

6.1 寻址方式 121

6.2　寻址方式选择位（AMODE） 122

6.3　汇编器／编译器对AMODE位的跟踪 124

6.4　直接寻址方式（DP） 125

6.5　堆栈寻址方式（SP） 126

6.6　间接寻址方式 127

6.6.1　C28x的间接寻址方式（XAR0～XAR7） 127

6.6.2　C2xLP的间接寻址方式（ARP、XAR0～XAR7） 129

6.6.3　循环间接寻址方式（XAR6、XAR1）） 139

6.7　寄存器寻址方式 141

6.7.1　32位寄存器寻址方式 141

6.7.2　16位寄存器寻址方式 142

6.8　数据／程序／IO空间立即寻址方式 144

6.9　程序空间间接寻址方式 145

6.10　字节寻址方式 147

6.11　32位操作的定位 148

6.12　C28x汇编语言简介 148

7.1 时钟和系统控制 159

第7章　时钟和系统控制 159

7.2　振荡器OSC和锁相环PLL时钟模块 163

7.2.1　基于PLL的时钟模块 163

7.2.2　外部参考振荡器时钟选择 165

7.3　低功耗方式模块 165

7.4　看门狗模块 167

7.4.1　有关寄存器 168

7.4.2　仿真需要考虑的事项 170

第8章　片内外设的中断扩展（PIE） 171

8.1　PIE控制器概述 171

8.2　向量表映像 173

8.3　中断源 175

8.3.1 多通道中断处理过程 176

8.3.2　使能和禁止多通道外设中断 177

8.3.3　从外设到CPU的多通道中断请求流程 178

8.3.4　PIE向量表 179

8.4　PIE配置寄存器 184

8.5　PIE中断寄存器 185

8.6　外部中断控制寄存器 193

9.1.1　在引导ROM中XMPNMC的作用 197

9.1　引导ROM概述 197

第9章　引导ROM及引导装载器功能 197

9.1.2　片内ROM介绍 198

9.2　引导ROM版本和求和校验信息 199

9.3　CPU向量表 200

9.4　引导装载器（Bootloader）特性 201

9.4.1　Bootloader操作过程 201

9.4.2　Bootloader设置 203

9.4.3　Bootloader模式 204

9.4.4　Bootloader数据流结构 206

9.4.5　8位模式源程序数据流的通用结构 208

9.4.6　基本的数据传输过程 211

9.4.7　初始化引导汇编程序（InitBoot） 212

9.4.8　引导模式选择函数（SelectBootMode） 213

9.4.9　SCI引导函数（SCI_Boot） 214

9.4.10　并行引导函数（Parallel_Boot） 216

9.4.11　SPI引导函数（SPI_Boot） 219

9.4.12　退出引导汇编程序（ExitBoot） 222

9.5　建立引导表 223

9.6　Bootloader代码列表 224

10.2　调试接口 252

10.1　仿真特性概括 252

第10章　仿真特性 252

10.3　调试术语 254

10.4　控制方式 255

10.4.1　停止方式 255

10.4.2　实时方式 256

10.4.3　停止方式和实时方式总结 258

10.5　异常中断和ABORTI指令 259

10.6　DT-DMA机制 259

10.7.1　分析断点 261

10.7　分析断点、观察点和计数器 261

10.7.2　观察点 262

10.7.3　基准计数器／事件计数器 263

10.7.4　典型的分析单元结构 263

10.8　数据记录（Data Logging） 264

10.8.1　产生数据记录传送缓冲器 264

10.8.2　正确访问仿真寄存器 267

10.8.3　数据记录中断（DLOGINT） 268

10.8.4　数据记录举例 268

10.9　共享分析资源 270

10.10　诊断和恢复 271