基于Quartus II FPGA/CPLD 设计PDF电子书下载

第1章　可编程器件及EDA工具概述 1

1.1　可编程器件及其特征 1

1.1.1 CPLD 1

1.1.2　FPGA 2

1.2　EDA技术简介及开发软件 4

1.2.1　EDA技术 4

1.2.2　开发软件 5

1.3　小结 6

第2章　Quartus Ⅱ软件简介 7

2.1　Quartus Ⅱ概述 7

2.2　设计软件 9

2.3　Quartus Ⅱ系统特点总览 10

2.4　Quartus Ⅱ系统配置与安装 12

2.5　Quartus Ⅱ集成工具及其基本功能 17

2.6　小结 18

3.1　Quartus Ⅱ软件的应用概述 19

第3章　Quartus Ⅱ设计指南 19

3.2　创建Quartus Ⅱ工程 20

3.3　多种设计输入方式 23

3.3.1 文本编辑——ALDL,VHDL,Verilog HDL 23

3.3.2　图形设计输入 24

3.4　建立文本编辑文件 35

3.5　设计综合 38

3.6　引脚分配 39

3.7　仿真验证 42

3.8　时序分析 49

3.8.1　时序分析基本参数 49

3.8.2　指定时序要求 49

3.8.3　完成时序分析 54

3.8.4　查看时序分析结果 55

3.9　编程和配置 55

3.10　SignalTap Ⅱ逻辑分析仪的使用 59

3.10.1　在设计中建立SignalTapⅡ逻辑分析仪 59

3.10.2　利用MegaWizard Plug-In Manager建立SignalTap Ⅱ逻辑分析仪 64

3.10.3　SignalTap Ⅱ逻辑分析仪的器件编程 67

3.10.4　查看SignalTap Ⅱ采样数据 68

3.11 实例　一个带清零和计数使能功能的模可变计数器设计 68

第4章　硬件描述语言（HDL）简介 73

4.1　HDL发展 73

4.2　几种具有代表性的HDL语言 74

4.2.1　VHDL 74

4.2.2　Verilog HDL 74

4.3　各种HDL语言的体系结构和设计方法 75

4.3.1　SystemC 75

4.2.3 Superlog 75

4.2.4　SystemC 75

4.3.2　Superlog 76

4.3.3　Verilog和VHDL在各方面的比较 76

4.4 目前可取的可行策略和方式 78

4.5　未来发展和技术方向 78

4.7　特点 79

4.6　国内发展的战略选择 79

4.8　VHDL设计流程 81

4.9　小结 81

第5章　VHDL程序的基本结构 82

5.1 实体 83

5.2　构造体及其子结构描述 87

5.2.1 构造体 87

5.2.2　VHDL子结构描述 90

5.3　库与包集合及配置 101

5.3.1　库（Library） 101

5.3.2　包集合（Package） 103

5.3.3　配置（Configuration） 104

5.4　小结 106

第6章用　Quartus Ⅱ设计常用电路 107

6.1　组合逻辑电路设计 107

6.1.1　用VHDL描述的译码器 107

6.1.2　用VHDL描述的编码器 115

6.1.3　乘法器 117

6.2　时序逻辑电路设计 121

6.2.1　D触发器（DFF） 121

6.2.2　寄存器和锁存器 123

6.2.3　分频器 126

6.3　存储器设计 132

6.3.1　ROM只读存储器 132

6.3.2　随机存储器RAM 133

6.3.3 FIFO 135

6.4　有限状态机 137

6.4.1　有限状态机的描述 137

6.4.2　状态机的应用设计举例——空调控制系统有限状态 140

6.5　基于Quartus Ⅱ的其他设计示例 143

6.5.1 双向数据总线——利用三态门构造 143

6.5.2　锁相环路（PLL） 146

6.6　小结 152

7.1　实例一　按键去抖动设计 154

第7章基于　QuartusⅡ的数字电路系统设计 154

7.2　实例二　单片机和FPGA接口逻辑设计 158

7.3　实例三　交通控制灯 160

7.3.1　设计要求 160

7.3.2　设计说明 161

7.3.3　设计模块 161

7.4　实例四　数字秒表的设计 167

7.4.1　设计要求（秒表的功能描述） 167

7.4.2　模块功能划分 168

7.4.3　设计实现、仿真波形和说明 170

7.4.4　秒表显示模块 172

7.5　实例五　闹钟系统的设计 173

7.5.1 闹钟系统的设计要求及设计思路 173

7.5.2　闹钟系统的译码器的设计 179

7.5.3　闹钟系统的移位寄存器的设计 180

7.5.4　闹钟系统的闹钟寄存器和时间计数器的设计 181

7.5.5　闹钟系统的显示驱动器的设计 184

7.5.6　闹钟系统的分频器的设计 185

7.5.7　闹钟系统的整体组装 186

7.6　实例六　数字密码锁设计 188

7.6.1　设计要求 189

7.6.2　输入、输出端口描述 189

7.6.3　模块划分 189

7.6.4　设计VHDL源程序 190

7.7.2　顶层设计 193

7.7.1　设计说明 193

7.7　实例七　数字出租车计费器设计 193

7.7.3　功能子模块设计 194

7.8　实例八　IIC总线通信接口 200

7.8.1　设计说明 200

7.8.2　VHDL设计源程序 202

7.8.3　时序仿真结果及说明 207

8.1.2　8051总体结构和设计文件说明 209

8.1.1　主要设计特色 209

8.1　MC8051单片机电路设计概述 209

第8章　MC8051单片机设计 209

8.1.3　各个模块说明 212

8.2　MC8051程序包 215

8.3　MC8051内核的设计 216

8.4　定时计数器模块 219

8.5　串口模块 225

8.6　控制模块 237

8.7　算术逻辑模块 240

8.8　小结 242

附录 243

附录A　VHDL快速查阅 243

A-1　保留字 243

A-2　VHDL语法参考 243

附录B　标准逻辑包（Standard Logic Package） 249

附录C　VHDL学习资源 279

参考文献 281