计算机体系结构PDF电子书下载

第一章 计算机体系结构的基本概念 1

1．1 引论 1

1．2 计算机体系结构的概念 2

1．2．1 计算机系统中的层次概念 3

1．2．2 计算机体系结构 5

1．2．3 计算机组成和计算机实现技术 6

1．3 计算机体系结构的发展 9

1．3．1 存储程序计算机体系结构及其发展 10

1．3．2 计算机的分代和分型 14

1．3．3 应用需求的发展 15

1．3．4 计算机实现技术的发展 16

1．3．5 体系结构的生命周期 17

1．4 计算机体系结构中并行性的发展 18

1．4．1 并行性概念 18

1．4．2 提高并行性的技术途径 19

1．5 定量分析技术基础 22

1．5．1 计算机性能的评测 23

1．5．2 测试程序 24

1．5．3 性能设计和评测的基本原则 25

1．5．4 CPU的性能 27

1．6 影响计算机体系结构的成本和价格因素 29

1．6．1 集成电路的成本 29

1．6．2 计算机系统的成本和价格 31

1．7 小结 34

习题一 34

第二章 计算机指令集结构设计 36

2．1 指令集结构的分类 36

2．1．1 指令集结构的分类 36

2．1．2 通用寄存器型指令集结构分类 38

2．2 寻址技术 40

2．3 指令集结构的功能设计 44

2．3．1 CISC计算机指令集结构的功能设计 45

2．3．2 RISC计算机指令集结构的功能设计 47

2．3．3 控制指令 48

2．4 操作数的类型、表示和大小 51

2．5 指令集格式的设计 52

2．5．1 寻址方式的表示方法 53

2．5．2 指令集格式的选择 53

2．6 编译技术与计算机体系结构设计 54

2．6．1 现代编译器的结构和相关技术 55

2．6．2 现代编译技术对计算机体系结构设计的影响 59

2．6．3 计算机体系结构对当前编译技术的影响 61

2．7 DLX指令集结构 63

2．7．1 DLX指令集结构 63

2．7．2 DLX指令集结构效能分析 71

2．8 小结 73

习题二 74

第三章 流水线技术 76

3．1 流水线的基本概念 76

3．1．1 流水线的基本概念 76

3．1．2 流水线的分类 79

3．2 DLX的基本流水线 82

3．2．1 DLX的一种简单实现 82

3．2．2 基本的DLX流水线 86

3．2．3 流水线性能分析 90

3．3 流水线中的相关 97

3．3．1 流水线的结构相关 97

3．3．2 流水线的数据相关 100

3．3．3 流水线的控制相关 110

3．4 流水线计算机实例分析(MIPS R4000) 118

3．4．1 MIPS R4000整型流水线 118

3．4．2 MIPS R4000浮点流水线 121

3．4．3 MIPS R4000流水线的性能分析 122

3．5 向量处理机 123

3．5．1 向量处理方式和向量处理机 123

3．5．2 向量处理机实例分析 126

3．6 小结 129

习题三 130

4．1 指令级并行的概念 133

第四章 指令级并行 133

4．1．1 循环展开调度的基本方法 134

4．1．2 相关性 138

4．2 指令的动态调度 139

4．2．1 动态调度的原理 140

4．2．2 动态调度算法之一：记分牌 141

4．2．3 动态调度算法之二：Tomasulo算法 147

4．3 控制相关的动态解决技术 157

4．3．1 减少分支延迟：分支预测缓冲技术 157

4．3．2 进一步减少分支延迟：分支目标缓冲 160

4．3．3 基于硬件的推断执行 163

4．4 多指令流出技术 167

4．4．1 超标量技术 168

4．4．2 多指令流出的动态调度 170

4．4．3 超长指令字技术 172

4．4．4 多流出处理器受到的限制 173

4．5 小结 175

习题四 176

第五章 存储层次 178

5．1 存储器的层次结构 178

5．1．1 从单级存储器到多级存储器 178

5．1．2 存储层次的性能参数 179

5．1．3 “Cache-主存”和“主存-辅存”层次 180

5．2 Cache基本知识 182

5．1．4 存储层次的四个问题 182

5．2．1 映象规则 183

5．2．2 查找方法 185

5．2．3 替换算法 187

5．2．4 写策略 188

5．2．5 Cache的结构 190

5．2．6 Cache性能分析 193

5．2．7 改进Cache性能 198

5．3 降低Cache失效率的方法 198

5．3．1 增加Cache块大小 201

5．3．2 提高相联度 203

5．3．3 Victim Cache 205

5．3．4 伪相联Cache 206

5．3．5 硬件预取技术 208

5．3．6 由编译器控制的预取 209

5．3．7 编译器优化 212

5．4 减少Cache失效开销 216

5．4．1 让读失效优先于写 216

5．4．2 子块放置技术 217

5．4．3 请求字处理技术 218

5．4．4 非阻塞Cache技术 219

5．4．5 采用两级Cache 220

5．5．1 容量小，结构简单的Cache 224

5．5 减少命中时间 224

5．5．2 虚拟Cache 225

5．5．3 写操作流水化 227

5．5．4 Cache优化技术小结 228

5．6 主存 230

5．6．1 存储器技术 230

5．6．2 提高主存性能的存储器组织结构 232

5．7 虚拟存储器 240

5．7．1 虚拟存储器基本原理 240

5．7．2 快表(TLB) 243

5．7．3 页面大小的选择 244

5．8 进程保护和虚存实例 245

5．8．1 进程保护 246

5．8．2 页式虚存举例：Alpha AXP的存储管理和21064的TLB 247

5．9 Alpha AXP 21064存储层次 250

5．10 小结 254

习题五 255

第六章 输入输出系统 257

6．1 概述 257

6．2 存储设备 258

6．2．1 磁盘设备 258

6．2．2 磁带设备 268

6．2．3 光盘设备 269

6．3 总线 272

6．3．1 总线分类 273

6．3．2 总线基本工作原理 273

6．3．3 总线使用 274

6．3．4 总线标准和实例 277

6．3．5 设备的连接 279

6．3．6 CPU与I/O处理的匹配 281

6．4 通道处理机 281

6．4．1 通道的作用和功能 281

6．4．2 通道的工作过程 283

6．4．3 通道种类 285

6．4．4 通道中的数据传送过程 288

6．4．5 通道的流量分析 290

6．5 I/O与操作系统 291

6．5．1 I/O和Cache数据一致性 291

6．5．2 DMA和虚拟存储器 292

6．6 I/O系统设计 293

6．7 小结 298

习题六 299

第七章 多处理机 301

7．1 引言 301

7．1．1 并行计算机体系结构的分类 301

7．1．2 通信模型和存储器的结构模型 303

7．1．3 通信机制的性能 304

7．1．4 不同通信机制的优点 305

7．1．5 并行处理面临的挑战 306

7．1．6 并行程序的计算/通信比率 308

7．2 多处理机的存储器体系结构 308

7．2．1 集中式共享存储器体系结构 308

7．2．2 分布式共享存储器体系结构 314

7．3 互连网络 319

7．3．1 互连网络的性能参数 319

7．3．2 静态连接网络 322

7．3．3 动态连接网络 326

7．4．1 同步机制 334

7．4 同步与通信 334

7．4．2 大规模机器的同步 340

7．5 并行化技术 344

7．5．1 并行化的基本策略 344

7．5．2 并行语言与编译器 346

7．6 多处理机实例 351

7．6．1 Challenge多处理机系统 351

7．6．2 Origin 2000 354

7．7 小结 357

习题七 358

主要参考文献 360