数字电子技术基础PDF电子书下载

第1章 数制和数码 1

1.1 数字信号及数字电路 1

1.1.1 数字信号及电平 1

1.1.2 数字量的波形图 2

1.1.3 模拟量的数字表示 3

1.2 数制 3

1.2.1 数制简介 3

1.2.2 十进制 4

1.2.3 二进制 4

1.2.4 十-二进制的转换 5

1.2.5 十六进制和八进制 6

1.3 二进制数运算 7

1.3.1 二进制数的算术运算 7

1.3.2 二进制数的负数表示方式 9

1.4 二进制数码 11

本章小结 13

本章习题 14

第2章 逻辑函数及其化简 16

2.1 基本逻辑运算和逻辑符号及等价开关电路 16

2.2 逻辑代数的基本公式、定律、规则和恒等式 21

2.2.1 逻辑代数的基本公式、定律和恒等式 21

2.2.2 逻辑代数的基本规则 23

2.3 逻辑函数的代数变换和化简 24

2.3.1 逻辑函数的表示方法 24

2.3.2 逻辑函数的代数化简法 27

2.4 逻辑函数的标准形式和卡诺图表示法 30

2.4.1 逻辑函数的标准形式 30

2.4.2 用卡诺图表示逻辑函数 33

2.5 用逻辑函数的卡诺图化简逻辑函数 35

2.5.1 已经用最小项表示逻辑函数的卡诺图化简 35

2.5.2 未用最小项表示逻辑函数的卡诺图化简 36

2.5.3 具有无关项逻辑函数的卡诺图化简 37

本章小结 40

本章习题 40

第3章 逻辑门电路 46

3.1 分立元件门电路 46

3.1.1 二极管开关特性 46

3.1.2 双极型三极管的开关特性 49

3.1.3 MOS管的开关特性 54

3.1.4 分离元件逻辑门电路 59

3.2 TTL集成逻辑门 62

3.2.1 双极型三极管非逻辑门电路 63

3.2.2 TTL反相器的特性 65

3.2.3 TTL与非门电路 69

3.2.4 TTL或非门电路 70

3.2.5 TTL集电极开路门和三态门 72

3.2.6 TTL门电路的技术参数 76

3.2.7 TTL电路的改进系列 80

3.3 发射极耦合逻辑门和I2L门 81

3.3.1 发射极耦合逻辑门电路 81

3.3.2 集成注入I2L门 83

3.4 MOS逻辑门 84

3.4.1 MOS非门电路 84

3.4.2 CMOS与非门、或非门电路 87

3.4.3 CMOS传输门 89

3.4.4 CMOS逻辑门电路的技术参数 90

3.5　74系列和4000系列逻辑门电路的使用 91

3.5.1 门电路驱动门电路 92

3.5.2 门电路驱动一般负载 95

本章小结 96

本章习题 97

第4章 组合逻辑电路 103

4.1 组合逻辑电路的分析方法 103

4.2 组合逻辑电路设计 105

4.3 组合逻辑电路中的竞争-冒险现象 109

4.3.1 竞争-冒险现象及其成因 109

4.3.2 检查竞争-冒险现象的方法 110

4.3.3 消除竞争-冒险现象的方法 110

本章小结 111

本章习题 112

第5章 中规模组合逻辑集成电路与应用 114

5.1 编码器 114

5.1.1 二进制编码器 115

5.1.2 二-十进制（BCD）编码器 116

5.1.3 优先编码器 117

5.2 译码器 120

5.2.1 二进制译码器 121

5.2.2 二-十进制译码器 124

5.2.3 显示译码器 125

5.3 数据选择器 129

5.3.1 数据选择器的应用 131

5.3.2 数据选择器的扩展 135

5.4 数据分配器 136

5.5 数值比较器 138

5.5.1 数值比较器逻辑功能 138

5.5.2 比较器的级联 140

5.6 加法器 140

5.6.1 1位加法器 140

5.6.2 多位加法器 141

5.6.3 多位加法器应用 145

本章小结 149

本章习题 149

第6章 触发器 153

6.1 概述 153

6.2 触发器的电路结构及工作原理 154

6.2.1 基本RS触发器 154

6.2.2 同步RS触发器 157

6.2.3 主从RS触发器 160

6.2.4 主从JK触发器 162

6.2.5 主从D触发器 166

6.2.6 主从T触发器和T′触发器 167

6.2.7 边沿触发器 168

6.3 触发器功能的转换 172

6.4 集成触发器的脉冲工作特性和主要指标 174

6.4.1 触发器的脉冲工作特性 174

6.4.2 TTL集成触发器的主要参数 176

本章小结 177

本章习题 177

第7章 时序逻辑电路的分析与设计 184

7.1 时序逻辑电路概述 184

7.2 同步时序逻辑电路的分析和设计 185

7.2.1 同步时序逻辑电路的分析 185

7.2.2 同步时序逻辑电路的设计 190

7.3 异步时序逻辑电路的分析和设计 196

7.3.1 异步时序逻辑电路的分析 196

7.3.2 异步时序逻辑电路的设计 198

本章小结 200

本章习题 201

第8章 常用时序集成器件 205

8.1 计数器 205

8.1.1 二进制计数器 206

8.1.2 非二进制计数器 213

8.1.3 集成计数器 216

8.1.4 集成计数器的应用 221

8.2 锁存器和移位寄存器 227

8.2.1 锁存器 227

8.2.2 移位寄存器 229

8.2.3 移位寄存器的应用 233

本章小结 235

本章习题 236

第9章 555定时器及多谐振荡器 242

9.1 555定时器 242

9.1.1 555定时器的内部电路结构及工作原理 242

9.1.2 用555定时器构成的施密特触发器 244

9.1.3 用555定时器构成的单稳态触发器 247

9.1.4 用555定时器构成的多谐振荡器 250

9.2 集成施密特触发器 255

9.3 集成单稳态触发器 257

本章小结 261

本章习题 262

第10章 半导体存储器和可编程器件 266

10.1 随机存取存储器 266

10.1.1 随机存取存储器的结构 266

10.1.2 RAM存储容量的扩展 272

10.1.3 集成RAM器件简介 274

10.2 只读存储器 276

10.3 可编程逻辑器件 280

10.3.1 可编程逻辑器件概述 280

10.3.2 PLD电路的表示法 283

10.3.3 可编程阵列逻辑器件简介 289

10.3.4 通用可编程阵列逻辑器件 294

10.3.5 低密度可编程阵列逻辑器件的编程 305

10.4 复杂可编程逻辑器件 308

10.4.1 复杂可编程逻辑器件的结构 309

10.4.2 复杂可编程逻辑器件的逻辑模块 311

10.4.3 复杂可编程逻辑器件的连线区和I/O模块 315

10.4.4 JTAG接口和软件配置 317

10.5 现场可编程门阵列FPGA 319

10.5.1 FPGA器件的基本结构 320

10.5.2 FPGA器件的可配置逻辑块CLB 321

10.5.3 FPGA器件的输入／输出模块 325

10.5.4 FPGA器件的布线资源和全局连接 330

本章小结 334

本章习题 336

第11章 复杂可编程逻辑器件设计 339

11.1 Quartus Ⅱ软件安装 339

11.1.1 软件简介 339

11.1.2 软件的安装 339

11.2 CPLD和FPGA器件设计流程 343

11.3 Quartus Ⅱ原理图输入设计 343

11.3.1 新建工程 344

11.3.2 原理图的设计输入 347

11.3.3 编译与适配 351

11.3.4 电路功能仿真 352

11.3.5 引脚分配 356

11.3.6 器件编程下载 356

11.4 VHDL硬件描述语言 358

11.4.1 VHDL的结构 358

11.4.2 组合逻辑电路设计举例 361

11.4.3 时序逻辑电路设计举例 364

11.5 Quartus Ⅱ硬件描述语言输入设计 365

本章小结 366

本章习题 366

第12章 数模和模数转换 367

12.1 概述 367

12.2 D/A转换器 368

12.2.1 D/A转换器的基本工作原理 368

12.2.2 D/A转换器的主要电路形式 369

12.2.3 D/A转换器的主要技术指标 375

12.2.4 8位集成D/A转换器DAC0832 377

12.3 A/D转换器 379

12.3.1 A/D转换器的基本工作原理 379

12.3.2 A/D转换器的主要电路形式 382

12.3.3 A/D转换器的主要技术指标 389

12.3.4 8位集成ADC0809 390

本章小结 393

本章习题 393

附录 数字电子技术基础英语词汇 397

参考文献 404