Z80硬体及应用PDF电子书下载

第〇章 Z80 CPU 1

前言 1

0-1 Z80 CPU之界面信号 1

0-2 Z80之时序 6

第1章 ROM 23

前言 23

1-1 何谓ROM 23

1-2 ROM的重要特性 25

1-3 自ROM读取资料的作业系列 28

1-4 接上Z80的巴士线 29

1-5 位址分配 31

1-6 ROM晶片选取信号之产生 32

1-7 产生记忆器读取信号 35

1-8 晶片选取信号线的接法 36

1-9 另一种方法 38

1-10 加上更多的ROM 39

1-11 更大容量之ROM的位址分配 40

1-12 加上位址缓冲电路 43

1-13 记忆资料缓冲 45

1-14 三个完整的ROM系统范例 45

本章摘要 50

第2章 静态RAM 53

前言 53

2-1 静态RAM的界面信号 53

2-2 读取RAM的动作系列 55

2-3 写入RAM的动作系列 57

2-4 实际的记忆元件—2114静态RAM 58

2-5 将资料写入2114的动作系列 62

2-6 读取2114之资料的动作系列 64

2-7 将位址线接至Z80 64

2-8 接上资料线—不加缓冲 68

2-9 产生记忆器读取与写入控制信号 70

2-10 静态RAM之资料线加上缓冲 71

2-11 完整4K×8位元的静态RAM系统 74

2-12 另一个静态RAM元件—6116 74

本章摘要 80

第3章 Z80的输入与输出 83

前言 83

3-1 Z80的输入与输出 83

3-2 口位址 84

3-3 产生IOW与IOR控制线 86

3-4 产生输出口的写入信号 88

3-5 产生输入口的读取信号 90

3-6 完整的输入/输出口 92

3-6-1 输出写入的动作系列 94

3-6-2 输入口读取作业的动作系列 94

3-7 动作系列摘要 95

3-7-1 输出写入系列 95

3-7-2 输入读取系列 96

本章摘要 96

第4章 动态RAM 99

前言 99

4-1 动态RAM元件 99

4-2 位址线多工 104

4-3 16K×8位元动态RAM系统的方块图 106

4-4 产生RAS，CAS与MUX信号 108

4-5 动态RAM之资料输入 110

4-6 资料写入动态RAM内 111

4-7 动态RAM的资料输出 114

4-8 动态RAM的复新作业 116

4-9 16K×8位元动态RAM的完整线路图 119

本章摘要 119

第5章 Z80之插断 123

前言 123

5-1 何谓插断 123

5-2 插断请求那里来？ 124

5-3 Z80的插断 125

5-4 直接记忆器传输（DMA） 128

5-5 不可罩盖之插断 129

5-5-1 NMI的处理 129

5-5-2 清除NMI信号 134

5-5-3 NMI处理常式的终了 134

5-5-4 一个NMI实例 134

5-5-5 NMI摘要 137

5-6 INT插断请求 138

5-7 第1型态插断 139

5-8 第O型态插断 142

5-9 第2型态插断 146

5-10 多个元件提出插断请求 153

5-10-1 趋前询问 154

5-10-2 优先插断 156

5-11 菊环式优先 157

本章摘要 159

第6章 8255 PIO 161

前言 161

6-1 8255简介 161

6-2 8255的接脚说明 163

6-3 8255接至Z80 CPU 164

6-4 8255之内部暂存器 167

6-5 第O型态实例 174

6-6 8255之第1作业型态 176

6-7 8255的第2作业型态 184

6-8 8255的应用 186

本章摘要 190

第7章 8253可规划计时器 193

前言 193

7-1 8253可规划计时器之方块图 193

7-2 计数器的三条线 195

7-3 8253之内部暂存器 196

7-4 8253接至Z80 197

7-5 8253之程式规划（控制字组的格式） 202

7-6 第O型态：数完时插断 205

7-7 第1型态：可程式化单触器 209

7-8 第2型态：比率产生器 209

7-9 第3型态：方波产生器 211

7-10 第4型态：软体触动攫取 212

7-11 第4型态实例 214

7-12 第5型态：硬体触动攫取 215

7-13 闸极输入接脚的用法 217

本章摘要 217

第8章 Z80 PIO的用法 219

前言 219

8-1 Z80-PIO的方块图 219

8-2 Z80-PIO的接脚 221

8-3 Z80-PIO接至Z80 CPU 224

8-4 PIO的重置 225

8-5 将PIO规划成第O型态（仅作输出口） 228

8-6 第1型态之程式规划 228

8-7 设定插断控制字组 232

8-8 第0与第1作业型态的时序图 235

8-9 PIO之第2作业型态（双向型态） 237

8-10 第3作业型态 241

8-11 插断致能与禁能 244

8-12 PIO之优先插断 245

本章摘要 247

第9章 Z80-CTC的用法 249

前言 249

9-1 Z80-CTC的方块图 249

9-2 频道剖视 250

9-3 Z80-CTC的接脚图 252

9-4 CTC接脚信号介绍 254

9-5 CTC接至Z80 CPU 255

9-6 CTC的计数型态 258

9-7 频道控制暂存器的规划 261

9-8 时间常数暂存器的规划 263

9-9 写入插断向量 263

9-10 CTC之计数型态的程式规划 264

9-11 CTC计时作业型态举例 269

本章摘要 271

第10章 串联通信 273

前言 273

10-1 何谓串联通信？ 273

10-2 串联时序 275

10-3 并行资料转换成串联资料 276

10-4 起始位元 277

10-5 极性位元 279

10-6 停止位元 280

10-7 串联通信摘要 281

10-8 8251简介 282

10-9 8251的接脚 285

10-10 8251接至Z80的巴士 287

10-11 串联接线 289

10-12 8251的程式规划 294

10-13 成框错误 298

10-14 覆盖错误 299

10-15 一个8251的简单应用程式 299

10-16 8251更进一步的应用 303

本章摘要 304

第11章 Z80-SIO的用法 307

11-1 Z80-SIO的方块图 307

11-2 SIO的接脚 308

11-3 SIO接至Z80巴士 313

11-4 SIO与串联通信线的接法 316

11-5 SIO的暂存器 317

11-6 SIO初值设定的通常步骤 318

11-7 接收串联资料 321

11-8 以询问型态送出一个文字 326

11-9 SIO的插断 327

11-10 SIO之插断作业的最初设定 329

11-11 最初设定后 329

本章摘要 330

第12章 静态激励测试技术 335

前言 335

12-1 静态激励测试（SST）技巧摘要 336

12-2 静态激励测试器的硬体 340

12-3 SST的位址与资料输出线 340

12-4 M1,MREO,IORQ,RD,WR,RFSH,HALT,BUSAK 343

12-5 资料巴士用LED显示 345

本章摘要 346

附录A Z80-SIO内部暂存器简介 349

中英文名词对照 373