现代SoC设计技术PDF电子书下载

第1章 SoC设计概论 1

1.1 SoC的基本概念 1

1.1.1什么是SoC 1

1.1.2 SoC的基本构成 4

1.1.3 SoC是集成电路发展的必然 6

1.2 SoC目前的现状和发展机遇 8

1.2.1我国SoC目前的产业现状 8

1.2.2 SoC的关键技术 12

1.2.3 SoC当前的发展机遇 15

1.3 SoC设计技术的发展趋势及存在的问题 15

1.3.1 SoC设计技术的发展趋势 15

1.3.2 SoC设计技术的瓶颈 16

1.4 SoC技术展望 18

1.4.1可重构技术 18

1.4.2片上网络（NoC） 21

1.4.3系统级集成设计 22

第2章 SoC前端设计与后端实现 23

2.1 SoC前端设计与后端实现概述 23

2.2芯片设计基础 24

2.2.1模拟IC设计 24

2.2.2数字IC设计 25

2.2.3 SoC设计方法 27

2.2.4数字IC设计平台 27

2.3前端设计 28

2.3.1逻辑综合的必要性 29

2.3.2逻辑综合概念 30

2.3.3逻辑综合过程 31

2.3.4芯片设计综合工具介绍 33

2.3.5用于FPGA验证的逻辑综合工具 34

2.3.6 FPGA验证代码编写说明 34

2.3.7约束与优化 35

2.3.8综合策略 36

2.4后端实现 36

2.4.1后端设计概述 36

2.4.2数字后端设计流程 37

2.4.3基于物理综合的后端设计流程 39

2.4.4后端设计挑战 39

2.4.5其他需要考虑的问题 40

2.5 Magma ASIC设计示例 40

第3章 可测性设计技术 53

3.1测试技术概述 53

3.1.1测试定义及原理 53

3.1.2测试分类 54

3.1.3测试基本技术 54

3.2故障模型及ATPG 55

3.2.1缺陷、故障和故障模型 55

3.2.2常见故障模型 56

3.2.3自动测试模式生成——ATPG 57

3.2.4测试的评价 58

3.3可测性设计（DFT， Design For Testability） 58

3.3.1可测性设计基础 58

3.3.2 Ad Hoc技术 60

3.3.3结构化设计方法 61

3.3.4扫描测试 61

3.3.5内建自测（BIST， Build-In-Self-Test） 65

3.3.6边界扫描测试（Boundary Scan） 68

3.3.7电流测试 73

3.4 SoC的可测性设计 73

3.4.1 SoC可测试性设计面临的问题 74

3.4.2 SoC可测性设计基本技术 74

3.4.3 SoC测试访问机制（TAM） 76

3.4.4 IEEE P1500标准 78

3.5发展与展望 83

第4章 SoC软／硬件协同设计技术 84

4.1软／硬件协同设计概述 84

4.1.1软／硬件协同设计的定义 84

4.1.2软／硬件协同设计的优点 85

4.1.3软／硬件协同设计的主要研究内容 87

4.2系统级描述语言SystemC 92

4.2.1 SystemC简介 92

4.2.2 SystemC的基本语法 93

4.2.3 SystemC建模实例 97

4.2.4 SystemC系统级建模 100

4.3软／硬件协同验证技术 109

4.3.1软／硬件协同验证技术的发展 109

4.3.2软／硬件协同验证平台的基本构成方式 110

4.3.3商业软／硬件协同验证工具Seamless CVE简介 113

第5章 SoC验证技术 117

5.1 SoC验证技术概述 117

5.1.1验证的基本概念 117

5.1.2 SoC验证的研究内容 118

5.1.3 SoC验证技术的发展方向 118

5.2验证方法 121

5.2.1自顶向下的SoC设计和验证方法 121

5.2.2自底向上的验证方法 122

5.2.3基于平台的验证方法 123

5.2.4系统接口驱动验证 123

5.3功能验证 124

5.3.1功能验证定义 124

5.3.2功能验证分类 124

5.3.3功能验证工具 126

5.4形式验证 127

5.4.1理论／定理证明技术 127

5.4.2形式模型检查 128

5.4.3形式等价检查 128

5.4.4形式验证工具 129

5.5时序验证 130

5.5.1静态时序分析 130

5.5.2动态时序分析 132

5.5.3静态时序分析工具 133

5.6物理验证 134

5.6.1设计规则检查（DRC） 134

5.6.2版图与原理图检查（LVS） 135

5.6.3电气规则检查（ERC） 136

5.6.4物理验证工具 136

5.7验证语言 137

5.7.1 Sugar 138

5.7.2 OpenVera 138

5.7.3 SystemVerilog 138

5.7.4 e语言 139

5.8验证计划 139

5.8.1验证和设计分离原则 139

5.8.2验证计划的内容 139

第6章 SoC低功耗技术 141

6.1 SoC低功耗技术概述 141

6.1.1 SoC低功耗设计技术的必要性 141

6.1.2 SoC低功耗研究现状 144

6.1.3功耗来源分析 144

6.2 SoC低功耗设计技术 148

6.2.1针对动态功耗的低功耗设计方法 148

6.2.2静态功耗的低功耗设计方法 161

6.3 SoC功耗评估技术 164

6.3.1结构级评估技术 165

6.3.2门级功耗评估技术 166

6.4小结 166

第7章 IP复用技术 168

7.1概述 168

7.1.1 IP核的基本概念 168

7.1.2 IP可重用技术的基本概念 169

7.1.3 IP可重用技术面临的挑战 169

7.1.4 IP可重用技术要求 170

7.1.5 IP可重用标准组织 171

7.2可重用IP设计技术 172

7.2.1 IP核的分类 172

7.2.2 IP核的设计步骤 173

7.2.3 IP核的设计规范 174

7.2.4软核的生产过程 175

7.2.5硬核的生产过程 177

7.2.6 IP核的综合 179

7.2.7 IP核的验证 182

7.2.8 IP的打包与发布 184

7.3可重用IP的集成技术 185

7.3.1 IP核的评估与选择 185

7.3.2 IP核集成可能出现的问题 186

7.3.3 IP核的互联策略 186

7.3.4 AMBA总线规范 191

7.3.5 CoreConnect总线规范 193

7.3.6可重用IP集成方法 193

附录A RTL编码参考 196

A.1文件命名 196

A.2 HDL代码项命名 196

A.3注释 199

A.4编码风格 202

A.5模块划分和重用 203

A.6建模方法 204

A.7通用编码技术 205

A.8结构化测试标准 210

A.9常规综合标准 210

附录B Magma脚本文件 214

附录C 缩略语 219

参考文献 222