硅通孔3D集成技术 导读版 英文PDF电子书下载

第1章 半导体工业的纳米技术和三维（3D）集成技术 1

1.1引言 1

1.2纳米技术 1

1.2.1纳米技术起源 1

1.2.2纳米技术重要的里程碑 2

1.2.3石墨烯与电子工业 2

1.2.4纳米技术的展望 4

1.2.5摩尔定律：电子工业的纳米技术 6

1.3三维集成技术 8

1.3.1硅通孔（TSV）技术 8

1.3.2三维集成技术的起源 9

1.4三维硅集成技术的挑战和展望 10

1.4.1三维硅集成技术 10

1.4.2三维硅集成键合组装技术 11

1.4.3三维硅集成技术面临的挑战 11

1.4.4三维硅集成技术的展望 12

1.5三维集成电路（3D IC）集成技术的潜在应用和挑战 12

1.5.1 3D IC集成技术的定义 12

1.5.2移动电子产品的未来需求 13

1.5.3带宽和wide I/O的定义 14

1.5.4储存器的带宽 14

1.5.5存储器芯片堆叠 15

1.5.6 wide I/O存储器 15

1.5.7 wide I/O动态随机存储器（DRAM） 16

1.5.8 wide I/O接口 20

1.5.9 2.5D和3D IC集成（有源和无源转接板）技术 20

1.6 2.5DIC最新进展（转接板）技术的最新进展 21

1.6.1用作中间基板的转接板 21

1.6.2用作应力释放（可靠性）缓冲层的转接板 25

1.6.3用作载板的转接板 25

1.6.4用作热管理的转接板 25

1.7三维集成TSV无源转接板技术发展的新趋势 28

1.7.1双面贴装空腔式转接板技术 28

1.7.2有机基板开孔式转接板技术 29

1.7.3设计案例 30

1.7.4带有热塞或散热器的有机基板开孔式转接板技术 32

1.7.5超低成本转接板技术 32

1.7.6用于热管理的转接板技术 33

1.7.7对于三维光发射二极管（LED）和Sip有埋入式微流道的转接板 34

1.8埋入式3D IC集成 37

1.8.1带应力释放间隙的半埋入式转接板 38

1.8.2用于光电互连的埋入式三维混合IC集成技术 39

1.9总结与建议 40

1.10 TSV专利 42

1.11参考文献 60

1.12其他阅读材料 63

1.12.1 TSV、3D集成和可靠性 63

1.12.2 3D MEMS和IC集成 78

1.12.3半导体IC封装 83

第2章 硅通孔（TSV）技术 91

2.1引言 91

2.2 TSV的发明 92

2.3可采用TSV技术的量产产品 92

2.4 TSV孔的制作 94

2.4.1 DRIE与激光钻孔 94

2.4.2制作椎形孔的DRIE工艺 97

2.4.3制作直孔的DRIE工艺 99

2.5绝缘层（SiO2）制作 109

2.5.1通过热氧化法制作椎形孔SiO2绝缘层 110

2.5.2通过PECVD法制作的椎形孔SiO2绝缘层 111

2.5.3通过PECVD法制作的垂直状SiO2绝缘层的实验设计 112

2.5.4实验设计结果 113

2.5.5总结与建议 115

2.6阻挡层（黏结剂）和种子层（金属）制作 116

2.6.1椎形孔TSV的钛（Ti）阻挡层和铜（Cu）种子层 117

2.6.2直孔TSV的钽（Ta）阻挡层和铜（Cu）种子层 118

2.6.3直孔TSV的钽（Ta）阻挡层沉积实验和结果 118

2.6.4直孔TSV的铜（Cu）种子层沉积实验和结果 121

2.6.5总结与建议 121

2.7铜电镀填充TSV 122

2.7.1铜电镀填充椎形孔TSV 124

2.7.2铜电镀填充直孔TSV 125

2.7.3盲直孔TSV的漏电流测试 127

2.7.4总结与建议 128

2.8残余电镀铜的化学机械抛光（CMP） 128

2.8.1椎形孔TSV的化学机械抛光 128

2.8.2直孔TSV的化学机械抛光 129

2.8.3总结与建议 139

2.9 TSV背面露铜工艺 140

2.9.1湿法工艺 140

2.9.2干法刻蚀工艺 144

2.9.3总结与建议 148

2.10前道工艺（FEOL）和后道工艺（BEOL） 148

2.11 TSV工艺 148

2.11.1前键合制孔工艺 148

2.11.2键合后制孔工艺 150

2.11.3先孔（via-first）工艺 150

2.11.4中孔（via-middle）工艺 150

2.11.5正面后孔（via-last）工艺 150

2.11.6背面后孔（via-last）工艺 152

2.11.7无源转接板 152

2.11.8总结与建议 152

2.12参考文献 152

第3章 硅通孔（TSV）：机械、热和电学行为 157

3.1引言 157

3.2在系统级封装中TSV的机械行为 157

3.2.1对于有源和无源转接板的TSV机械行为 157

3.2.2可靠性设计（DFR）结果 160

3.2.3有再分布层（RDL）的TSV 163

3.2.4总结与建议 166

3.3在存储器芯片堆叠中TSV的机械行为 167

3.3.1边界值问题 167

3.3.2 TSV非线性热应力分析 169

3.3.3修正的有效裂纹闭合技术 170

3.3.4 TSV界面裂纹的能量释放率估计 173

3.3.5 TSV界面裂纹的能量释放率参数研究 174

3.3.6总结与建议 178

3.4 TSV的热行为 178

3.4.1 TSV芯片/转接板的等效热导率 178

3.4.2 TSV节距对芯片/转接板等效热导率的影响 182

3.4.3 TSV填充对芯片/转接板等效热导率的影响 183

3.4.4 TSV转接板/芯片局部铜填充的厚度对等效热导率的影响 184

3.4.5更精准的计算模型 186

3.4.6总结与建议 187

3.5 TSV电学模型 190

3.5.1定义 190

3.5.2模型和方程 191

3.5.3总结与建议 192

3.6盲孔TSV的电学测试 193

3.6.1测试动机 193

3.6.2测试原理和仪器 193

3.6.3实验步骤、测量和结果 196

3.6.4盲孔TSV电测试指导方法 200

3.6.5总结与建议 200

3.7参考文献 203

第4章 薄晶圆强度测量 207

4.1引言 207

4.2用于薄晶圆强度测量的压电应力传感器 207

4.2.1问题描述 207

4.2.2压电应力传感器的设计和制造 208

4.2.3应力传感器的校准 209

4.2.4减薄后晶圆应力（背面减薄） 213

4.2.5装在划片胶带上后的晶圆应力分析 220

4.2.6总结与建议 222

4.3晶圆背面减薄对Cu-low-k芯片力学行为的影响 223

4.3.1问题描述 223

4.3.2实验过程 224

4.3.3结果与讨论 227

4.3.4总结与建议 236

4.4参考文献 236

第5章 薄晶圆拿持技术 239

5.1引言 239

5.2晶圆减薄和薄晶圆拿持 239

5.3黏合剂是关键 240

5.4薄晶圆拿持问题和潜在的解决方案 240

5.4.1 200mm薄晶圆的拿持 240

5.4.2 300mm薄晶圆的拿持 250

5.5有铜/金焊盘的晶圆划片胶带对薄晶圆拿持的影响 255

5.6有铜-镍-金UBM的晶圆划片胶带对薄晶圆拿持的影响 256

5.7有再分布层和焊球的转接板晶圆划片胶带对薄晶圆拿持的影响 258

5.8薄晶圆拿持的材料和设备 258

5.9薄晶圆拿持黏合剂和工艺指导 262

5.9.1黏合剂的选择 262

5.9.2薄晶圆拿持的工艺指导 262

5.10总结与建议 262

5.11 3M公司的薄晶圆拿持系统 264

5.12 EVG公司的临时键合和拆键合系统 265

5.12.1临时键合 265

5.12.2拆键合 266

5.13无载片的薄晶圆拿持技术 269

5.13.1基本思路 269

5.13.2设计和工艺 269

5.13.3总结与建议 270

5.14参考文献 271

第6章 微凸点制作、组装和可靠性 273

6.1引言 273

6.2问题描述 274

6.3采用普通焊料制作晶圆凸点的电镀方法 274

6.4 3D IC系统级封装的组装工艺 275

6.5采用焊锡微凸点制作晶圆凸点的电镀方法 276

6.5.1测试装置 276

6.5.2采有共形性铜电镀和锡电镀微凸点测试晶圆 278

6.5.3采有非共形性铜电镀和锡电镀微凸点测试晶圆 282

6.6晶圆凸点制作时的电镀工艺参数 285

6.7总结与建议 285

6.8细节距无铅焊料微凸点 287

6.8.1测试装置 287

6.8.2微凸点制造 287

6.8.3微凸点特性 288

6.9细节距无铅焊料微凸点组装 294

6.9.1组装方法、表征方法和可靠性评估方法 294

6.9.2芯片到芯片（C2C）自然回流组装工艺 295

6.9.3芯片到芯片（C2C）自然回流组装工艺结果的表征 295

6.9.4芯片到芯片（C2C）热压键合（TCB）组装工艺 296

6.9.5芯片到芯片（C2C）热压键合（TCB）组装工艺结果的表征 297

6.9.6组装的可靠性评估 298

6.10晶圆超细节距无铅焊料微凸点的制作 304

6.10.1测试装置 304

6.10.2微凸点制造 304

6.10.3超细节距微凸点的表征 304

6.11结论和建议 306

6.12参考文献 307

第7章 微凸点的电迁移 311

7.1引言 311

7.2具有大尺寸和节距的焊料微焊点 312

7.2.1测试装置和方法 312

7.2.2测试步骤 313

7.2.3测试前样品的微结构 314

7.2.4 140℃低电流密度条件下的样品测试 315

7.2.5 140℃高电流密度条件下的样品测试 317

7.2.6多相焊点互连的失效机理 320

7.2.7总结与建议 321

7.3具有小尺寸和节距的焊料微焊点 322

7.3.1实验装置和步骤 322

7.3.2结果和讨论 324

7.3.3总结与建议 332

7.4参考文献 332

第8章 瞬态液相键合：芯片到芯片（C2C），芯片到晶圆（C2W），晶圆到晶圆（W2W） 337

8.1引言 337

8.2低温键合焊料的工作的原理 337

8.3低温C2C键合[（SiO2 /Si3 N4 /Ti/Cu）到（SiO2 /Si3 N4 /Ti/Cu/In/Sn/Au）] 339

8.3.1测试装置 339

8.3.2拉力测试结果 340

8.3.3 X射线衍射（XDR）和透射电镜（TEM）观测结果 342

8.4低温C2C键合[（SiO2/Ti/Cu/Au/Sn/Au）到（SiO2 /Ti/Cu/Sn /In/Sn/Au）] 346

8.4.1测试装置 346

8.4.2测试结果评估 346

8.5低温C2W[（SiO2 /Ti/Au/Sn/In/Au）到（SiO2 /Ti/Au）]键合 346

8.5.1焊料设计 349

8.5.2测试装置 349

8.5.3用于三维IC芯片堆叠的InSnAu低温键合 351

8.5.4 InSnAu金属间化合物（IMC）层的SEM， TEM，XRD和DSC测试 353

8.5.5 InSnAu金属间化合物（IMC）层的杨氏模量和硬度 353

8.5.6 InSnAu金属间化合物（IMC）层的三次回流结果分析 354

8.5.7 InSnAu金属间化合物（IMC）层的剪切强度 355

8.5.8 InSnAu金属间化合物（IMC）层的电阻 357

8.5.9 InSnAu金属间化合物（IMC）层的稳定性 358

8.5.10总结与建议 358

8.6低温W2W[TiCuTiAu到TiCuTiAuSnInSnInAu]键合 359

8.6.1测试装置 360

8.6.2测试装置制作 360

8.6.3低温W2W键合 362

8.6.4 C-SAM检测 363

8.6.5 SEM， EDX， FIB和TEM微结构观测 364

8.6.6氦泄漏率测试和结果 368

8.6.7可靠性测试和结果 368

8.6.8总结与建议 370

8.7参考文献 372

第9章 三维集成电路集成的热管理 375

9.1引言 375

9.2 TSV转接板对三维系统集成的热性能的影响 376

9.2.1封装模型的几何参数和材料的热性能参数 376

9.2.2 TSV转接板对封装热阻的影响 376

9.2.3芯片功率的影响 379

9.2.4转接板尺寸的影响 379

9.2.5 TSV转接板厚度的影响 380

9.2.6摩尔定律芯片尺寸的影响 381

9.3三维存储器芯片堆叠的热性能 381

9.3.1均匀热源的三维堆叠TSV芯片的热性能 381

9.3.2非均匀热源的三维堆叠TSV芯片的热性能 383

9.3.3每一颗芯片有一个不同热源的两颗TSV芯片 383

9.3.4每一颗芯片都有两个不同热源的两颗TSV芯片 384

9.3.5有两个交错的不同热源的两颗TSV芯片 386

9.4 TSV芯片的厚度对热点温度的影响 387

9.5总结与建议 388

9.6 3D SiP封装的TSV和微通道的热管理系统 389

9.6.1测试装置 389

9.6.2测试装置制作 389

9.6.3晶圆到晶圆键合 393

9.6.4热性能和电性能 394

9.6.5质量和可靠性 395

9.6.6总结与建议 398

9.7参考文献 399

第10章 三维集成电路封装 403

10.1引言 403

10.2 TSV技术与引线键合技术的成本比较 403

10.3 Cu-low-k芯片堆叠的引线键合 405

10.3.1测试装置 405

10.3.2 Cu-low-k焊盘的应力分析 406

10.3.3组装和工艺 409

10.3.4总结与建议 421

10.4裸芯片到芯片互连和面对面互连 421

10.4.1用于3D IC封装的AuSn互连 422

10.4.2测试装置和制作 422

10.4.3 C2C组装 427

10.4.4 C2W的实验设计 430

10.4.5可靠性测试和结果 432

10.4.6用于3D IC封装的SnAg互连 434

10.4.7总结与建议 437

10.5用于低成本、高性能和高密度SiP封装的面对面互连 438

10.5.1用于超细节距Cu-low-k焊盘芯片的铜线互连技术 438

10.5.2用于超细节距Cu-low-k焊盘芯片的铜线互连技术的可靠性评估 438

10.5.3一些新的设计建议 438

10.6扇出埋入式晶圆级封装（eWLP）到芯片的互连 439

10.6.1二维埋入式晶圆级封装互连 439

10.6.2三维埋入式晶圆级封装互连 440

10.6.3总结与建议 441

10.7引线键合可靠性 442

10.7.1普通芯片级互连技术 442

10.7.2边界值问题 443

10.7.3数值结果 445

10.7.4实验结果 446

10.7.5更多铜线引线键合的结果 446

10.7.6金线引线键合的结果 448

10.7.7铜线和金线引线键合的应力-应变关系 450

10.7.8总结与建议 453

10.8参考文献 453

第11章 三维集成的发展趋势 461

11.1引言 461

11.2三维硅（3D Si）集成的发展趋势 461

11.3三维集成电路（3D IC）集成的发展趋势 461

11.4参考文献 464

索引 467