FPGA高手设计实战真经100则PDF电子书下载

第1则 引言 1

第2则 FPGA发展现状 3

第3则 FPGA的应用 6

第4则 FPGA结构 8

第5则 FPGA项目中包含的任务 12

第6则 FPGA设计工具概述 18

第7则 Xilinx的FPGA编译流程 22

第8则 在命令行模式下使用Xilinx工具 25

第9则 Xilinx的环境变量 31

第10则 Xilinx ISE工具版本 34

第11则 不常用的Xilinx工具 35

第12则 关于Xilinx工具报告 37

第13则 命名规范 40

第14则 Verilog编码风格 47

第15则 编写用于FPGA的可综合代码 54

第16则 例化与推译 61

第17则 Verilog和VHDL的混合使用 66

第18则 Verilog版本：Verilog-95、Verilog-2001与System Verilog 68

第19则 HDL代码编辑器 75

第20则 FPGA时钟资源 78

第21则 时钟设计方案 83

第22则 跨时钟域 87

第23则 时钟同步电路 91

第24则 使用FIFO 97

第25则 计数器 101

第26则 带符号的算术运算 106

第27则 状态机 109

第28则 使用Xilinx DSP48原语 113

第29则 复位方案 118

第30则 设计移位寄存器 125

第31则 外部设备接口 128

第32则 使用查找表和进位链 132

第33则 流水线设计 134

第34则 使用嵌入式存储器 139

第35则 了解FPGA比特流结构 146

第36则 FPGA配置 150

第37则 FPGA的重构 154

第38则 估计设计规模 157

第39则 估计设计速度 163

第40则 FPGA的功耗估计 165

第41则 引脚分配 169

第42则 热分析 172

第43则 FPGA的成本估计 176

第44则 GPGPU与FPGA 179

第45则 ASIC向FPGA的移植 181

第46则 ASIC和FPGA的设计差异 185

第47则 硬件模拟器与原型验证平台 188

第48则 ASIC移植中的FPGA芯片划分 194

第49则 时钟系统的移植 200

第50则 锁存器的移植 203

第51则 组合逻辑的移植 206

第52则 不可综合逻辑的移植 209

第53则 存储器的建模 213

第54则 高阻态逻辑的移植 215

第55则 验证移植后的设计 218

第56则 FPGA设计验证 221

第57则 FPGA仿真类型 225

第58则 如何提高仿真工具的性能 229

第59则 仿真和综合结果不一致的原因 235

第60则 如何选择仿真工具 238

第61则 商用仿真工具与开源仿真工具 241

第62则 测试平台的设计 243

第63则 仿真的最佳实践 246

第64则 仿真性能的评估 253

第65则 基于FPGA架构的处理器 255

第66则 以太网IP核 259

第67则 网络应用设计 262

第68则 IP核的选择 267

第69则 IP核的保护 271

第70则 IP核的接口总线 274

第71则 串行和并行CRC 278

第72则 扰码器、伪随机二进制序列（PRBS）和多输入移位寄存器（MISR） 286

第73则 具有安全应用的核 289

第74则 存储器控制器 292

第75则 USB核 298

第76则 PCI Express核 302

第77则 其他IP核和功能块 306

第78则 减少FPGA的编译时间 309

第79则 设计面积优化：工具选项 313

第80则 设计面积优化：编码风格 317

第81则 设计功耗优化 322

第82则 FPGA的设计开发 325

第83则 PCB检查工具 328

第84则 协议分析工具和训练器 332

第85则 FPGA配置中遇到的问题 333

第86则 使用ChipScope工具 337

第87则 使用FPGA编辑器 342

第88则 使用Xilinx系统监视器 347

第89则 FPGA错误分析 349

第90则 时序约束 351

第91则 执行时序分析 354

第92则 时序收敛流程 359

第93则 时序收敛：工具选项 362

第94则 时序收敛：约束和编码风格 366

第95则 FPGA的布局规划艺术 369

第96则 布局规划存储器和FIFO 378

第97则 编译管理和持续集成 385

第98则 Verilog处理和设计流程脚本语言 387

第99则 报告和设计分析工具 388

第100则 其他可参考资源 390

缩略语 392