深亚微米CMOS模拟集成电路设计PDF电子书下载

第1章 放大器基础 1

1.1激励点和传递函数 1

1.2频率响应 2

1.3稳定性判据 4

1.4运算放大器用于负反馈 5

1.5相位裕度 7

1.6瞬态响应 10

1.7反馈放大器 12

1.8反馈的作用 14

1.9左半平面和右半平面零点 16

1.10反馈放大器的稳定性 19

第2章 放大器的设计 23

2.1晶体管的低频抽象模型 23

2.1.1大信号 23

2.1.2小信号 24

2.1.3跨导gm和输出电阻ro 25

2.1.4小信号模型 26

2.1.5体效应 27

2.2低频激励点电阻 27

2.3电阻反射定律 29

2.4三种基本放大器组态 34

2.5九种组合放大器 35

2.5.1共源-共源结构 35

2.5.2共源-共栅结构 36

2.5.3共源-共漏结构 38

2.5.4共栅-共源、共栅-共栅、共栅-共漏结构 38

2.5.5共漏-共源结构 39

2.5.6共漏-共栅结构 39

2.5.7共漏-共漏结构 39

2.6差分对 40

2.6.1共模抑制 40

2.6.2对称的传递函数 41

2.7增益自举 42

2.7.1零极点对的约束 43

2.7.2其他增益自举的概念 44

2.8偏置 44

2.8.1最大化信号摆幅的套筒结构的偏置 45

2.8.2电流源的匹配 46

2.9电压源和电流源 47

2.9.1以V GS和△VGS为参考的电流源 47

2.9.2带隙参考 48

参考文献 51

第3章 运算放大器 53

3.1运算放大器的小信号模型 53

3.2运算放大器的频率补偿 55

3.2.1并联补偿 56

3.2.2极点分裂米勒补偿 56

3.3两级米勒补偿运算放大器的相位裕度 60

3.4两级运算放大器右半平面零点的消除技术 61

3.4.1插入串联电阻 62

3.4.2利用源极跟随器形成反馈 63

3.4.3利用附加的增益级对Gm自举 63

3.5负反馈运算放大器的瞬态响应 64

3.5.1压摆率 64

3.5.2全功率带宽 66

3.6运算放大器设计举例 67

3.6.1三级套筒式运算放大器 67

3.6.2折叠套筒式运算放大器 69

3.6.3增益自举套筒式运算放大器 70

3.6.4两级运算放大器 70

3.7共模反馈 72

3.7.1共模反馈环路的要求 73

3.7.2连续时间共模反馈 73

3.8失调消除 74

3.9运算放大器的输入电容 77

3.10运算放大器的失调 78

3.11运算放大器的噪声 79

3.12运算放大器的共模抑制 81

参考文献 82

第4章 数据转换器基础 83

4.1模拟数字转换器基础 83

4.1.1采样的混叠效应 83

4.1.2量化噪声 84

4.1.3信号噪声比 86

4.1.4微分和积分非线性 88

4.1.5 DNL相关的低幅度失真 89

4.1.6奈奎斯特采样和过采样 90

4.2采样保持 92

4.2.1电荷注入和时钟馈通 93

4.2.2采样开关的非线性 94

4.2.3底板采样 95

4.2.4时钟自举 97

4.2.5时钟馈通效应对失调的影响 101

4.2.6 kT/C噪声和时钟抖动 101

4.3并行模拟数字转换器 104

4.3.1回踢噪声和火花噪声 106

4.4比较器 107

4.4.1前置放大器 107

4.4.2再生式锁存器 109

4.4.3比较器的设计 111

4.5模拟数字转换器的测试 113

4.6平均和插值技术 115

4.6.1失调平均 116

4.6.2插值 117

4.7低电压电路技术 120

4.7.1模拟电源电压的下限 120

4.7.2开关运算放大器技术 121

4.7.3电流模电路技术 123

4.8数字模拟转换器基础 123

4.8.1数字模拟转换器精度的考虑 125

4.8.2压摆率的限制 125

4.8.3码字相关的时间常数 126

4.8.4毛刺 127

4.8.5数字码同步时钟的抖动 127

参考文献 128

第5章 奈奎斯特数据转换器 131

5.1模拟数字转换器的架构 131

5.2斜率式模拟数字转换器 133

5.3逐次逼近模拟数字转换器 135

5.3.1精度考虑 137

5.3.2基于R＋C、C＋R、C＋C组合的数字模拟转换器的逐次逼近模拟数字转换器 138

5.4子区间和多步式模拟数字转换器 140

5.4.1余差信号 141

5.4.2多步结构和流水线结构 142

5.5流水线模拟数字转换器 143

5.5.1余差曲线 144

5.5.2电容阵列式乘法及数字模拟转换器 145

5.5.3精度考虑 147

5.5.4数字校正 149

5.5.5一般化的N比特流水线级 151

5.5.6三个参考电压的乘法及数字模拟转换器 152

5.5.7电容匹配 156

5.5.8运算放大器的增益要求 157

5.5.9运算放大器的带宽要求 159

5.5.10噪声的设计考虑 160

5.5.11级电路的最佳分辨率 161

5.5.12逐级缩减的流水线模拟数字转换器 161

5.5.13无采样保持的流水线模拟数字转换器 162

5.6折叠式模拟数字转换器 164

5.6.1精度考虑 165

5.6.2级联折叠 167

5.7其他模拟数字转换器 169

5.7.1算术模拟数字转换器 170

5.7.2时间交织模拟数字转换器 170

5.7.3运算放大器共享的模拟数字转换器 173

5.7.4低电压低功耗的动态电路设计 176

5.7.5时域模拟数字转换器 177

5.8分立的数字模拟转换器 179

5.8.1电阻串型数字模拟转换器 179

5.8.2电流舵数字模拟转换器 181

5.8.3单调的分段数字模拟转换器 182

参考文献 183

第6章 过采样数据转换器 185

6.1反馈环路中的量化器 185

6.1.1用在反馈环中的有源滤波器 185

6.1.2环路稳定性 187

6.1.3量化噪声整形 187

6.1.4环路滤波器及其带宽的要求 189

6.2 △Σ调制器 191

6.2.1量化误差估计 192

6.2.2量化误差整形 193

6.2.3信号对量化噪声比 194

6.2.4稳定性和积分器的过载 195

6.3高阶调制器架构 197

6.3.1直接级联多反馈环路式结构 197

6.3.2单反馈环路式结构 198

6.3.3级联式调制器 200

6.4离散时间和连续时间调制器的比较 201

6.5离散时间调制器的设计 203

6.5.1开关电容积分器 203

6.5.2多比特积分器和乘法及数字模拟转换器 205

6.5.3多反馈电平的数字模拟转换器 207

6.5.4设计考虑 208

6.5.5宽带调制器 209

6.6带通调制器设计 213

6.7连续时间调制器设计 215

6.7.1连续时间△Σ调制器 215

6.7.2内在的抗混叠和干扰信号滤除机制 216

6.7.3数字模拟转换器输出脉冲位置和宽度的抖动 217

6.7.4电流数字模拟转换器和开关电容数字模拟转换器 220

6.7.5开关电容数字模拟转换器中的积分器 222

6.7.6量化器的亚稳态 223

6.7.7连续时间调制器的架构 224

6.7.8积分器的设计考虑 226

6.7.9跨导-电容积分器 227

6.7.10电阻-电容积分器 227

6.7.11反馈路径的设计 230

6.7.12滤波器时间常数的校准 231

6.8内插式过采样数字模拟转换器 235

6.8.1利用△Σ调制器做数字信号的截断 236

6.8.2单比特或多比特数字模拟转换器 236

6.8.3单片集成的过采样数字模拟转换器 237

6.8.4模拟信号重建滤波的要求 238

参考文献 238

第7章 高精度数据转换器 241

7.1模拟数字转换器的非线性 241

7.1.1流水线模拟数字转换器中非精确的余差信号 242

7.1.2失码和非单调性 243

7.2高精度模拟数字转换器设计的发展 244

7.2.1器件尺寸和电源电压等比例缩减 244

7.2.2宽带高无杂散动态范围的应用 245

7.2.3高精度模拟数字转换器的设计技术 245

7.2.4本质线性的模拟技术 246

7.2.5逐次逼近寄存器模拟数字转换器的自校准 247

7.3模拟数字转换器的数字校准 249

7.3.1数字校准的概念 249

7.3.2乘法及数字模拟转换器中电容误差的校准 250

7.3.3乘法及数字模拟转换器的线性增益误差校准 251

7.3.4乘法及数字模拟转换器的非线性增益误差校准 253

7.4模拟数字转换器的数字校准 253

7.4.1电容误差的后台测量 255

7.4.2基于伪随机扰动的增益误差测量 256

7.4.3伪随机扰动方法的限制因素 258

7.4.4依赖信号的伪随机扰动方法 259

7.5校准增益非线性的数字信号处理方法 261

7.5.1弱非线性增益误差 262

7.5.2利用伪随机扰动测量增益非线性项 263

7.5.3利用信号相关法进行测量 263

7.5.4多级伪随机扰动 264

7.5.5后台误差测量的精度考虑 265

7.6利用迫零最小均方根反馈法进行校准 267

7.6.1最小均方根反馈的概念 267

7.6.2自修正 267

7.6.3数字后台校准中的自适应最小均方根算法 269

7.7时间交织型模拟数字转换器的校准 271

7.7.1失调失配 271

7.7.2增益失配 271

7.7.3采样时刻误差 272

7.8连续时间△Σ调制器的校准 274

7.8.1流水线结构和连续时间△Σ调制器的比较 274

7.8.2级联△Σ调制器中的噪声泄漏 275

7.8.3连续时间-离散时间变换 276

7.8.4积分器的连续时间-离散时间变换 276

7.8.5谐振器的连续时间-离散时间变换 278

7.8.6半时钟周期延迟效应 279

7.8.7单环连续时间△Σ调制器的噪声传递函数 280

7.8.8连续时间级联△Σ调制器的噪声消除函数 281

7.8.9连续时间级联△Σ调制器的信号传递函数和内建抗混叠特性 282

7.8.10连续时间级联△Σ调制器的噪声泄漏消除 283

7.8.11运算放大器有限直流增益和带宽的影响 285

7.9电流舵数字模拟转换器的校准 286

7.9.1数字模拟转换器的静态非线性误差 286

7.9.2数字模拟转换器的动态非线性误差 287

7.9.3反馈环路中的数字模拟转换器 288

参考文献 289

第8章 锁相环基础 291

8.1相位噪声 291

8.1.1抖动和积分均方根相位噪声 292

8.1.2幅度调制到相位调制的转换 292

8.1.3压控振荡器的相位噪声 293

8.1.4单边带（SSB）和双边带（DSB）相位噪声 294

8.1.5分频对相位噪声的影响 296

8.2锁相环的工作原理 296

8.2.1 PLL的线性化模型 297

8.2.2二阶PLL 298

8.2.3二阶PLL的稳定性 300

8.2.4单极点单零点的环路滤波器 301

8.3相位噪声的传递函数 302

8.3.1 SSB相位噪声对干扰信号的作用 304

8.3.2积分均方根相位噪声对相位调制和频率调制的影响 304

8.3.3利用PLL做调频解调器 306

8.4鉴相器 307

8.4.1利用乘法器实现鉴相器 307

8.4.2上/下状态机实现鉴相器 308

8.4.3鉴相鉴频器 309

8.5电荷泵锁相环 310

8.5.1电荷泵锁相环的稳定性 310

8.5.2电荷泵锁相环的环路滤波器 311

8.5.3参考杂散 312

8.5.4电荷泵电路 313

8.6锁相环的带宽限制 315

8.6.1捕捉带和锁定带 315

8.6.2建立时间要求 316

8.6.3 PLL和二阶△Σ调制器的类比 316

8.7高Q值的LC型VCO 317

8.7.1 CMOS工艺中的电感电容元件 317

8.7.2 LC型VCO的振荡条件 318

8.7.3 LC型VCO的相位噪声 320

8.7.4 1/f噪声的上变频 321

8.7.5 LC型VCO的低相位噪声设计 322

8.7.6电流和电压的限制 323

8.7.7 PLL中的其他噪声源 324

8.8低Q值的环振型VCO 325

8.8.1环振型VCO的振荡条件 325

8.8.2环振型VCO的相位噪声 326

8.8.3品质因子对相位噪声的影响 327

8.8.4环振型VCO的低相位噪声设计 328

8.9预分频器 331

参考文献 332

第9章 频率综合和时钟恢复 333

9.1相位锁定环路的应用 333

9.1.1一般的时钟产生技术 334

9.1.2低抖动的时钟产生 335

9.2数字锁相环 335

9.3频率综合 337

9.3.1整数分频综合器和分数分频综合器的对比 338

9.3.2分数杂散 339

9.3.3利用数字模拟转换器实现杂散消除 340

9.3.4采用△Σ分频比调制器对杂散进行整形 341

9.3.5鉴频鉴相器/电荷泵的非线性 342

9.3.6分数频率综合器的带宽要求 343

9.4分数分频频率综合器的杂散消除技术 345

9.4.1基于数字模拟转换器的杂散消除技术 345

9.4.2自适应数字模拟转换器的增益校准技术 347

9.4.3数字模拟转换器的最小脉冲宽度 348

9.4.4用于杂散消除数字模拟转换器的量化噪声 349

9.4.5双符号最小均方根算法 350

9.4.6△Σ分频比调制器 350

9.4.7压控振荡器的频率校准 351

9.5数据符号 352

9.5.1冲激符号 353

9.5.2双极性脉冲符号 355

9.6数据信道的均衡 356

9.6.1线性均衡器 356

9.6.2判决反馈均衡器 357

9.6.3零点均衡和余弦均衡 358

9.7时钟数据恢复 359

9.7.1采用带通滤波器的时钟数据恢复电路 360

9.7.2过采样数字式时钟数据恢复电路 361

9.7.3时钟数据恢复电路中的延迟锁定环路 361

9.7.4时钟数据恢复电路中的锁相环 361

9.8非归零型鉴相器 362

参考文献 364