数字电路EDA设计PDF电子书下载

第1章 绪论 1

1.1 概述 1

1.2 EDA技术的应用领域 2

1.3 EDA的设计步骤 3

1.4 TOP-DOWN设计方法 5

1.5 硬件描述语言 6

1.5.1 ABEL-HDL 6

1.5.2 Verilog-HDL 6

1.5.3 VHDL 7

1.5.4 Verilog-HDL和VHDL的比较 7

1.6 可编程逻辑器件开发工具 7

1.6.1 ispLEVER 8

1.6.2 ISE 8

1.6.3 Quartus Ⅱ 9

1.7 IP核概述 10

第2章 CPLD、FPGA芯片结构 12

2.1 Altera公司CPLD芯片 12

2.1.1 概述 12

2.1.2 功能描述 14

2.1.3 逻辑阵列块 15

2.1.4 用户 Flash存储区 18

2.2 Xilinx公司Virtex-5系列FPGA 19

2.2.1 概述 19

2.2.2 可配置逻辑块CLB 20

2.2.3 输入输出模块IOB 22

2.2.4 Block RAM 23

习题 25

第3章 数字电路EDA开发工具 26

3.1 ModelSim的设计过程 26

3.1.1 新建工程与源文件 26

3.1.2 ModelSim仿真 29

3.2 Quartus Ⅱ的设计过程 31

3.2.1 设计输入 31

3.2.2 编译 35

3.2.3 编译前的约束设置 36

3.2.4 仿真前的参数设置 38

3.2.5 仿真 39

3.2.6 引脚分配 42

3.3 Quartus Ⅱ与ModelSim联合仿真 43

3.3.1 存储器初始化文件 43

3.3.2 MegaWizard Plus-In Manager定制ROM 44

3.3.3 Quartus Ⅱ与ModelSim联合仿真 50

3.4 ISE Design Suite集成开发环境 55

3.4.1 ISE Design Suite各功能模块简介 55

3.4.2 ISE Foundation软件介绍 56

3.5 ISE Foundation设计流程 59

3.5.1 问题分析 60

3.5.2 设计输入 60

3.5.3 工程编译 68

3.5.4 仿真验证 69

3.5.5 器件配置与编程 72

习题 82

第4章 VHDL语言 83

4.1 VHDL概述 83

4.1.1 VHDL的特点 84

4.1.2 VHDL语言的程序结构 84

4.1.3 VHDL程序的一般结构 84

4.2 实体定义相关语句 85

4.2.1 类属参数说明语句 86

4.2.2 端口说明语句 87

4.3 结构体及子结构语句 88

4.3.1 结构体的格式及构造 88

4.3.2 子结构之块（BLOCK）语句结构 90

4.3.3 子结构之进程（PROCESS）语句结构 92

4.3.4 子结构之子程序FUNCTION语句结构 94

4.3.5 子结构之子程序PROCEDURE语句结构 96

4.4 程序包、库及配置 97

4.4.1 程序包 97

4.4.2 库 99

4.4.3 配置 100

4.5 VHDL的并行语句 100

4.5.1 简单信号赋值语句 100

4.5.2 选择信号赋值语句 101

4.5.3 条件信号赋值语句 102

4.5.4 元件例化语句 104

4.5.5 生成语句 108

4.6 VHDL中的顺序语句 109

4.6.1 顺序赋值语句 109

4.6.2 IF语句 109

4.6.3 CASE语句 110

4.6.4 WAIT语句 112

4.6.5 LOOP语句 112

4.7 VHDL语言的客体及其分类 113

4.7.1 常数 113

4.7.2 变量 113

4.7.3 信号 114

4.8 VHDL语言的标准数据类型 115

4.8.1 位 116

4.8.2 位矢量 116

4.8.3 布尔量 116

4.8.4 整数 116

4.8.5 实数 116

4.8.6 字符 117

4.8.7 字符串 117

4.8.8 时间 117

4.8.9 错误等级 117

4.9 VHDL用户定义的数据类型 117

4.9.1 枚举类型 117

4.9.2 整数类型 118

4.9.3 数组 118

4.9.4 用户自定义子类型 118

4.10 VHDL语言的运算操作符 119

4.10.1 逻辑运算符 120

4.10.2 算术运算符 120

4.10.3 关系运算符 123

习题 124

第5章 基本数字电路的EDA实现 126

5.1 基本门电路的设计 127

5.2 触发器的设计 129

5.3 编码器的设计 131

5.3.1 BCD编码器 131

5.3.2 格雷码编码器 133

5.4 译码器的设计 134

5.4.1 二进制译码器 135

5.4.2 数码显示译码器 137

5.5 计数器的设计 140

5.5.1 带使能、清零、预置功能的计数器 140

5.5.2 可逆计数器 142

5.5.3 进制计数器 144

5.6 移位寄存器的设计 146

5.6.1 串入串出移位寄存器 147

5.6.2 同步预置串行输出移位寄存器 150

5.6.3 循环移位寄存器 152

5.6.4 双向移位寄存器 154

5.7 有限状态机的设计 156

5.7.1 莫尔型状态机 156

5.7.2 米里型状态机 159

5.7.3 Quartus Ⅱ观察状态转换图 161

习题 162

第6章 典型数字系统设计 167

6.1 分频电路 167

6.1.1 偶数分频 167

6.1.2 奇数分频 169

6.1.3 X.5分频 173

6.1.4 6.5分频器的硬件验证 174

6.2 交通灯控制器 175

6.2.1 交通灯控制器的功能描述 175

6.2.2 交通灯控制器的实现 175

6.2.3 交通灯控制器的VHDL程序 176

6.2.4 交通灯控制器的硬件验证 178

6.3 数字频率计 178

6.3.1 测频原理 179

6.3.2 频率计的组成结构分析 179

6.3.3 频率计的VHDL程序 179

6.3.4 频率计的仿真结果 181

6.3.5 频率计的硬件验证 181

6.4 实用数字钟电路 181

6.4.1 分频模块 184

6.4.2 时钟产生模块 185

6.4.3 数码管显示驱动模块 187

6.4.4 数字钟的硬件验证 188

6.5 LCD接口控制电路 189

6.5.1 1602字符LCM的内部存储器 189

6.5.2 1602字符LCM的引脚 189

6.5.3 1602 LCM指令系统 190

6.5.4 1602 LCM控制过程 191

6.5.5 1602显示的硬件验证 195

6.6 串口通信 196

6.6.1 异步串口数据传送格式 196

6.6.2 用VHDL描述RS-232C串口 197

6.6.3 串口通信的VHDL程序仿真结果 199

6.6.4 串口通信的硬件验证 200

6.7 2FSK信号产生器 201

6.7.1 FSK基本原理 201

6.7.2 2FSK信号产生器 201

6.7.3 2FSK信号产生器的VHDL描述 204

6.7.4 2FSK的仿真结果 208

6.7.5 2FSK的硬件验证 209

习题 209

附录一 实验电路板结构图 210

附录二 实验板电气原理图 212

附录三 实验板EPM240管脚定义表 213

参考文献 214