Verilog HDL数字控制系统设计实例PDF电子书下载

第1章 Verilog HDL的基础知识 1

1.1 概述 1

1.1.1 Verilog HDL的发展历史 1

前言 1

1.1.2 Verilog HDL的主要功能 2

1.1.3 Verilog HDL与VHDL的比较 2

1.2 Verilog HDL的基本语言要素 3

1.2.1 标识符 3

1.2.4 系统任务和系统函数 5

1.2.2 程序注释 5

1.2.3 书写格式 5

1.2.5 编译器伪指令 7

1.3 Verilog HDL的数据类型 8

1.3.1 线网类型 8

1.3.2 未说明的线网 9

1.3.3 向量和标量线网 10

1.3.4 寄存器类型 10

1.4.1 操作数 11

1.4 Verilog HDL的表达式 11

1.4.2 操作符 13

1.5 Verilog HDL的基本结构 16

1.5.1 模块 16

1.5.2 时延 17

1.5.3 数据流描述方式 17

1.5.4 行为描述方式 18

1.5.5 结构化描述方式 19

1.5.6 混合设计描述方式 19

2.1.1 基本门电路 21

2.1.2 译码器 21

第2章 基本逻辑电路设计实例 21

2.1 基本组合逻辑电路设计 21

2.1.3 编码器 26

2.1.4 三态缓冲器 29

2.1.5 多路复用器 30

2.1.6 比较器 33

2.1.7 加法器与减法器 34

2.1.8 乘法器 36

2.2.1 触发器 37

2.2 基本时序逻辑电路设计 37

2.2.2 分频器 41

2.2.3 移位寄存器 42

2.2.4 序列信号发生器 44

2.3 存储器设计 45

2.3.1 ROM 45

2.3.2 SRAM 47

2.3.3 FIFO 49

3.1 需求分析 51

第3章 基于Verilog HDL的数字控制系统设计 51

3.2 总体设计 52

3.2.1 系统任务分析 52

3.2.2 设计方案描述 53

3.2.3 总体框图设计 53

3.3 器件选择 55

3.3.1 可编程逻辑器件的选择 56

3.4.1 逻辑算法设计 61

3.4.2 硬件描述语言程序设计 61

3.4 逻辑算法及程序实现 61

3.3.2 外围器件的选择 61

3.4.3 功能仿真 64

3.4.4 时序仿真 65

3.5 逻辑的物理实现 65

3.6 系统整体调试 65

第4章 数字频率计 66

4.1 数字频率计功能描述 66

4.2 数字频率计系统框图 68

4.3 数字频率计的Verilog HDL程序设计 70

4.3.1 计数模块counter 71

4.3.2 门控模块gate_control 74

4.3.3 分频模块fdiv 77

4.3.4 寄存器模块flip_latch 79

4.3.5 多路选择模块data_mux 80

4.3.6 动态位选模块dispselect 82

4.3.7 BCD译码模块dispdecoder 83

4.3.8 顶层电路Top 87

4.4 小结 89

第5章 交通灯控制系统 90

5.1 交通灯控制系统功能描述及系统框图 90

5.1.1 系统功能描述 90

5.1.2 交通灯控制系统框图 91

5.2 交通灯控制系统的Verilog HDL程序设计 92

5.2.1 主控制模块control 92

5.2.2 55秒倒计时模块counter55 94

5.2.3 5秒倒计时模块counter05 97

5.2.4 倒计时时间选择驱动模块scan 99

5.2.5 倒计时时间选择模块counterselect 100

5.2.6 1kHz时钟信号模块fdiv1kHz 101

5.2.7 1Hz计数时钟信号模块fdiv1hz 102

5.2.8 倒计时时间数据多路选择模块datamux 103

5.2.9 动态显示驱动模块dispselect 105

5.2.10 显示数据多路选择模块dispmux 106

5.2.11 显示数据译码模块dispdecoder 107

5.2.12 顶层电路Top 108

5.3 小结 111

第6章 多功能数字钟 112

6.1 多功能数字钟功能描述及系统框图 112

6.1.1 多功能数字钟功能描述 112

6.1.2 多功能数字钟系统框图 113

6.2.1 主控制模块maincontrol 114

6.2 多功能数字钟的Verilog HDL程序设计 114

6.2.2 时间及其设置模块time_auto_and_set 117

6.2.3 时间显示动态位选模块time_disp_select 130

6.2.4 显示模块disp_data_mux 132

6.2.5 秒表模块stopwatch 137

6.2.6 日期显示与设置模块date 138

6.2.7 闹钟模块alarmclock 146

6.2.8 分频模块fdiv 150

6.2.9 顶层电路Top 152

6.3 小结 155

第7章 步进电机位置系统 156

7.1 步进电机位置系统功能描述及系统框图 156

7.1.1 步进电机位置系统功能描述 156

7.1.2 步进电机位置系统框图 157

7.2 步进电机位置系统的Verilog HDL程序设计 158

7.2.1 分频模块fdiv 159

7.2.2 16位计数器模块counter_16_bits 160

7.2.3 16种脉冲产生模块pulse_16 161

7.2.4 每秒输出脉冲数寄存器模块second_pulse_latch 164

7.2.5 脉冲叠加模块pulse_sum 167

7.2.6 总脉冲输出控制模块sum_control 170

7.2.7 顶层电路Top 171

7.3 小结 173

第8章 直流电动机控制系统 174

8.1 直流电动机控制系统功能描述 174

8.2 直流电动机控制系统框图 175

8.3 直流电动机控制系统的Verilog HDL程序设计 177

8.3.1 电流采样控制模块Current_adc_ctrl 177

8.3.2 电流调节模块Current_Adjust 184

8.3.3 速度检测模块Rate_Measure 186

8.3.4 速度调节模块Rate_Adjust 188

8.3.5 位置采样控制模块Position_adc_ctrl 189

8.3.6 位置调节模块Position_Adjust 192

8.3.7 主控制模块Main_Ctrl 193

8.3.8 顶层电路Top 197

8.4 小结 201

第9章 实用电梯控制器 202

9.1 实用电梯控制器功能描述 202

9.2.1 主控制器 203

9.2 实用电梯控制器系统框图 203

9.2.2 从控制器 206

9.3 实用电梯控制器的Verilog HDL程序设计 207

9.3.1 主控制器Master_Control 207

9.3.2 从控制器Slave_Control 224

9.4 小结 231

第10章 CCD芯片TCD132D的驱动控制 232

10.1 CCD技术简介及CCD器件的选用 232

10.1.1 CCD技术及其应用 232

10.1.2 CCD器件的选用 233

10.2 典型CCD集成芯片TCD132D简介 241

10.3 CCD芯片TCD132D的驱动控制设计 242

10.3.1 各种脉冲信号的产生方式 242

10.3.2 CCD芯片TCD132D的驱动控制的Verilog HDL程序 243

10.4 CCD芯片TCD132D的输出信号的噪声处理 246

10.4.1 噪声及其统计特性 246

10.4.2 噪声通过电路的响应 248

10.4.3 滤波器的作用 249

10.5 小结 250

参考文献 251