TMS320X281x DSP原理与应用PDF电子书下载

1.1 TMS320F281x系列DSP的性能 1

第1章 绪论 1

1.2 TMS320F281x系列DSP的结构 3

1.3 TMS320F281x系列DSP的引脚分布 4

1.4 信号说明 7

1.5 TMS320C280x简介 16

第2章 CPU内核结构及存储器映射 19

2.1 CPU结构 19

2.2 CPU寄存器 20

2.2.2 被乘数寄存器（XT） 22

2.2.1 累加器（ACC,AH,AL） 22

2.2.3 乘积寄存器（P,PH和PL） 23

2.2.4 数据页指针（DP） 23

2.2.5 堆栈指针（SP） 24

2.2.6 辅助寄存器（XAR0～XAR7,AR0～AR7） 24

2.2.7 程序计数器（PC） 25

2.2.8 返回程序寄存器（RPC） 25

2.2.9 中断控制寄存器（IFR,IER,DBGIER） 25

2.2.10 状态寄存器（ST0,ST1） 25

2.3.4 指令流水线 43

2.3.3 单个指令的重复执行 43

2.3 程序流 43

2.3.1 中断 43

2.3.2 分支、调用和返回 43

2.4 乘法操作 44

2.4.1 16位×16位乘法 44

2.4.2 32位×32位乘法 44

2.5 移位操作 45

2.6.1 CPU中断概述 49

2.6.2 CPU中断向量和优先级 49

2.6 CPU中断与复位 49

2.6.3 可屏蔽中断 51

2.6.4 可屏蔽中断的标准操作 54

2.6.5 非屏蔽中断 56

2.6.6 非法指令陷阱 59

2.6.7 硬件复位（RS） 59

2.7 流水线 60

2.7.1 指令流水线 61

2.7.2 可视流水线活动 63

2.7.3 流水线活动的冻结 65

2.7.4 流水线保护 66

2.7.5 避免无流水线保护操作 68

2.8 存储器映射 70

2.8.1 Flash存储器（仅F281x） 75

2.8.2 M0和M1 SARAM 76

2.8.3 L0,L1和H0 SARAM 76

2.8.4 Boot ROM 76

2.8.5 安全 76

3.1.1 Flash和OTP存储器 77

3.1.2 代码安全模块 77

3.1 系统控制和外设中断 77

第3章 TMS320X281x DSP的片内外设 77

3.1.3 时钟 80

3.1.4 通用I/O端口（GPIO） 93

3.1.5 外设寄存器帧及EALLOW保护寄存器 101

3.1.6 外设中断扩展（PIE） 102

3.2 系统外部接口（XINTF） 119

3.2.1 总体功能描述 119

3.2.2 XINTF配置 122

3.2.3 前导、有效和结束三个阶段等待状态的配置 125

3.2.4 XINTF寄存器 126

3.2.5 外部DMA支持 134

3.3 模／数转换器（ADC） 135

3.3.1 特点 135

3.3.2 自动排序器的工作原理 138

3.3.3 非中断自动排序模式 143

3.3.4 ADC时钟的预标定 148

3.3.5 ADC的供电模式和上电顺序 148

3.3.6 排序器覆盖功能 149

3.3.7 ADC控制寄存器 150

3.3.8 最大转换通道寄存器（ADCMAXCONV） 156

3.3.9 自动排序状态寄存器（ADCASEQSR） 157

3.3.10 ADC状态和标志寄存器（ADCST） 158

3.3.11 ADC输入通道选择排序控制寄存器 160

3.3.12 ADC转换结果缓冲寄存器（ADCRESULTn） 160

3.3.13 F2810,F2811和F2812内部ADC的校正 161

3.4 事件管理器 167

3.4.1 概述 168

3.4.2 通用定时器 171

3.4.3 全比较单元 182

3.4.4 PWM电路 184

3.4.5 PWM波形的产生 188

3.4.6 捕获单元 192

3.4.7 正交编码器脉冲QEP电路 194

3.4.8 EV中断 196

3.4.9 事件管理器的寄存器 198

3.5 串行外设接口（SPI） 224

3.5.1 增强型SPI模块简介 224

3.5.2 操作介绍 228

3.5.3 SPI中断 230

3.5.4 SPI FIFO介绍 234

3.5.5 SPI控制寄存器 236

3.5.6 SPI样例波形 246

3.6 串行通信接口 250

3.6.1 增强型SCI模块概述 250

3.6.2 SCI模块的结构 252

3.6.3 SCI模块寄存器概述 263

3.6.4 SCI通信控制寄存器（SCICCR） 264

3.6.5 SCI控制寄存器1（SCICTL1） 265

3.6.6 SCI波特率选择寄存器（SCIHBAUD,SCILBAUD） 267

3.6.7 SCI控制寄存器2（SCICTL2） 268

3.6.8 SCI接收器状态寄存器（SCIRXST） 269

3.6.9 接收器数据缓冲寄存器（SCIRXEMU和SCIRXBUF） 271

3.6.10 SCI发送数据缓冲寄存器（SCITXBUF） 272

3.6.11 SCI FIFO寄存器（SCIFFTX,SCIFFRX和SCIFFCT） 272

3.6.12 优先级控制寄存器（SCIPRI） 276

3.7 增强型CAN控制器模块 276

3.7.1 CAN简介 276

3.7.2 CAN的网络和模块 278

3.7.3 eCAN控制器简介 279

3.7.4 消息对象 282

3.7.5 消息邮箱 283

3.7.6 eCAN的寄存器 288

3.7.7 eCAN模块的初始化过程和模块的配置程序 314

3.8 多通道缓冲串口 327

3.8.1 McBSP模块的功能和结构总览 327

3.8.2 McBSP模块的操作 328

3.8.3 多通道选择模式 334

3.8.4 接收器和发送器配置 338

3.8.5 McBSP初始化流程 339

3.8.6 McBSP的FIFO和中断 339

3.8.7 McBSP的其他寄存器 345

3.9 Boot ROM 359

3.9.1 Boot ROM总览 359

3.9.2 CPU向量表 361

3.9.3 引导加载程序 361

第4章 TMS320C28x DSP的寻址方式和指令系统 374

4.1 寻址方式 374

4.1.1 寻址方式概述 374

4.1.2 寻址方式选择位 375

4.1.4 各寻址方式的具体说明 377

4.1.3 汇编器／编译器对AMODE位的追踪 377

4.1.5 32位操作的定位 384

4.2 C28x汇编语言简介 384

第5章 TMS320C28x与TMS320LF240x内核的比较 385

5.1 从C2xLP到C28x内核结构的变化 385

5.1.1 C28x内核相对于C2xLP的一些增强特性 385

5.1.2 寄存器的变化 386

5.1.3 数据页（DP）指针 387

5.1.4 状态寄存器的变化 389

5.1.5 CPU寄存器复位时的默认值 390

5.2 C2xLP和C28x存储器映射的区别 392

6.1 DSP集成开发环境CCS 394

6.1.1 CCS中的工程 394

第6章 TMS320X281x DSP的程序编写和调试 394

6.1.2 CCS的界面组成 395

6.2 TMS320X281x DSP的软件开发流程 396

6.2.1 CCS集成开发环境的设置 397

6.2.2 CCS集成开发环境的应用 399

6.2.3 通用扩展语言（GEL） 406

6.3 DSP/BIOS开发工具介绍 407

7.1.1 eZdspTM F2812简介 411

7.1.2 eZdspTM F2812使用 411

第7章 实验系统及实验例程 411

7.1 实验系统硬件介绍 411

7.1.3 TMS320F2812重要电气参数 417

7.2 应用实验例程 421

7.2.1 实验例程中的文件 421

7.2.2 实验程序的主要代码 425

附录A 汇编指令集 453

附录B eZdspTM F2812原理图 468

参考文献 472