通信收发信机的Verilog实现与仿真PDF电子书下载

第1章 组合逻辑的Verilog HDL实现 1

1.1 基本逻辑器件的Verilog HDL门级描述 2

1.1.1 内置的多输入门的Verilog描述 3

1.1.2 多输出门的Verilog描述 6

1.1.3 MOS开关的Verilog描述 8

1.1.4 上拉、下拉电阻的Verilog描述 8

1.1.5 三态门的Verilog描述 8

1.1.6 其他常用逻辑门的Verilog描述 11

1.2 组合逻辑电路的Verilog HDL描述 15

1.2.1 组合逻辑电路的结构描述 16

1.2.2 组合逻辑电路的行为描述 26

2.1.1 基本触发器的原理 58

第2章 时序电路的Verilog HDL实现 58

2.1 D触发器 58

2.1.2 触发器的Verilog描述实例 60

2.2 锁存器 67

2.2.1 锁存器的基本原理 67

2.2.2 锁存器的Verilog建模 69

2.3 简单时序电路的Verilog描述 72

2.4 利用状态机设计较复杂的时序电路 79

2.4.1 状态机设计的技巧及实现要点 80

2.4.2 状态机设计实例及仿真实现结果 81

第3章 Verilog程序的ModelSim仿真 103

3.1 激励程序的编写 103

3.2.1 功能仿真 117

3.2 ModelSim仿真 117

3.2.2 布线后仿真 126

第4章 可综合的Verilog语言 129

4.1 Verilog语言描述与综合实现的关系 129

4.2 Verilog语言的编码风格 130

4.3 可编程逻辑器件 132

4.3.1 可编程逻辑器件的发展 132

4.3.2 可编程逻辑器件的基本结构 134

4.4 可综合的Verilog语言 138

4.4.1 可综合的必要性 138

4.4.2 可综合性工程的建议 141

5.1 pn码产生器 163

5.1.1 pn码产生器的原理 163

第5章 Verilog在扩频通信中的应用 163

5.1.2 pn码产生器的Verilog实现 166

5.1.3 pn码产生器的仿真 167

5.2 串行pn码捕获 170

5.2.1 串行pn码捕获的原理 170

5.2.2 串行pn码捕获的顶层设计实现 171

5.2.3 相关模块的设计实现 171

5.2.4 功率检测模块的设计实现 186

5.2.5 最值检测模块的设计实现 203

第6章 数字信号基带处理的Verilog实现 209

6.1 卷积编码 209

6.1.1 卷积编码原理简介 210

6.1.2 卷积编码的Verilog实现 210

6.1.3 卷积编码的ModelSim仿真 212

6.2.1 基带成形的原理 215

6.2 基带成形 215

6.2.2 成形滤波器的设计及Verilog实现 219

6.2.3 成形滤波器的仿真波形和实现结果 224

6.3 FIR滤波器 225

6.3.1 FIR滤波器的原理 226

6.3.2 用FPGA实现FIR滤波器的常用方案 227

6.3.3 FIR滤波器的Verilog实现 229

6.3.4 FIR滤波器模块的仿真波形和实现结果 240

6.4 自动增益控制 245

6.4.1 自动增益控制的原理 245

6.4.2 自动增益控制的Veriiog实现 246

6.5 时钟分频 249

6.6 异步串口通信及UART实现 256

6.6.1 接收部分 257

6.6.2 发送部分 258

6.7 扩频调制 264

6.8 差分编码 267

第7章 全数字调制的VeriIog实现 269

7.1 BPSK调制 269

7.1.1 BPSK调制的基本原理 269

7.1.2 BPSK调制的Verilog实现 271

7.1.3 BPSK调制模块的ModelSim仿真 276

7.2 八相移相键控 277

7.2.1 八相移相键控的原理 277

7.2.2 八相移相键控调制的Verilog实现及仿真 278

7.3 MSK调制 313

7.3.1 MSK调制的原理 313

7.3.2 MSK调制的Verilog实现及ModelSim仿真 316

第8章 全数字解调的Verilog实现 332

8.1 数字下变频 332

8.1.1 数字混频 333

8.1.2 抽取及低通滤波器模块 346

8.2 BPSK差分解调器 355

8.2.1 BPSK差分解调的原理 355

8.2.2 BPSK差分解调器的Verilog实现及仿真 358

8.3 用全数字锁相环实现解调器 364

8.3.1 用数字锁相环实现解调的原理 364

8.3.2 数字锁相环解调器的Verilog实现 367

8.4 用Verilog实现直接数字频率合成器 374

8.4.1 DDS的原理 374

8.4.2 直接数字频率合成器的FPGA实现方案 375

8.4.3 直接数字频率合成器的Verilog描述 377

8.4.4 直接数字频率合成器的仿真及实现结果 381

第9章 离散傅里叶变换的Verilog实现 386

9.1 DFT的Verilog实现 386

9.1.1 DFT的基本原理 386

9.1.2 DFT模块的设计及实现 388

9.1.3 DFT模块的仿真及实现结果 397

9.2 FFT的Verilog实现 404

9.2.1 FFT的基本原理 404

9.2.2 控制器 412

9.2.3 蝶形运算单元 412

9.2.4 存储单元 419

9.2.5 地址产生器 421

参考文献 424