基于硬件描述语言的并行逻辑模拟系统研究与实现PDF电子书下载

第一章 绪论 1

1.1 论文研究的背景 1

1.2 论文研究的意义 2

1.3 论文相关知识介绍 3

1.4 论文研究的主要工作 9

第二章 并行逻辑模拟系统的整体构成 12

2.1 并行逻辑模拟系统组成和结构 12

2.2 并行编程模型和并行算法设计 15

2.3 几种主要的并行逻辑模拟方法 17

2.4 影响并行逻辑性能的因素分析 19

2.5 本章小结 22

第三章 前端编译模块的设计和实现 23

3.1 VHDL语言描述规范 23

3.2 语法分析自动生成工具集PCCTS简介 26

3.3 编译模块的设计 27

3.4 词法、语法分析器的设计和实现 27

3.5 中间语法树的设计和生成 33

3.6 模拟数据结构的设计和生成 36

3.7 本章小结 41

第四章 时间偏差协议研究 44

4.1 PDES同步机制 44

4.2 时间偏差协议的研究 45

4.3 时间偏差协议的同步控制机制 49

4.4 时间偏差协议的优化策略研究与比较 55

4.5 相关性消息取消方法实现 58

4.6 本章小结 68

第五章 划分算法的研究与实现 70

5.1 划分的基本概念 70

5.2 影响划分结果的因素的分析 71

5.3 逻辑电路划分模型的表示方法 73

5.4 进程图的生成 74

5.5 进程图的数据结构 79

5.6 划分算法接口的数据结构 80

5.7 几种典型的划分算法 81

5.8 对并行性保存划分算法的改进 84

5.9 针对静态划分与分配相结合的划分算法的设计 91

5.10 运行与测试 94

5.11 本章小结 100

第六章 动态负载平衡技术研究和实现 101

6.1 动态负载平衡技术 101

6.2 并行VHDL模拟中动态负载平衡模型的构建 107

6.3 并行VHDL模拟中动态负载平衡的实现 119

6.4 动态负载平衡性能分析 137

6.5 本章小结 140

第七章 基于硬件描述语言的并行逻辑模拟系统应用平台 142

7.1 系统介绍 142

7.2 逻辑模拟平台主界面 143

7.3 系统功能详细说明 144

7.4 运行实例 151

第八章 总结与展望 156

8.1 本文工作总结 156

8.2 进一步工作展望 158

参考文献 159

攻读博士学位期间从事科研工作及取得的成果 168

致谢 171