迭代检测伪码捕获技术PDF电子书下载

第1章 扩频通信系统 1

1.1 概述 1

1.2 扩频通信系统的基础知识 1

1.2.1 扩频通信系统的概念 1

1.2.2 扩频通信系统的基本原理 2

1.2.3 扩频通信系统的类型 4

1.2.4 扩频通信系统的基本参数 5

1.2.5 扩频通信系统的特点 6

1.3 伪随机序列 9

1.3.1 伪随机序列的基本概念 9

1.3.2 m序列 12

1.3.3 Gold码 16

1.3.4 其他扩频序列 19

1.4 同步原理 22

1.4.1 同步及其不确定性的来源 22

1.4.2 捕获方法及性能分析 25

1.4.3 跟踪原理及性能分析 38

第2章 迭代检测的基础知识 54

2.1 概率的基础知识 54

2.1.1 随机事件与样本空间 54

2.1.2 频率与概率 55

2.1.3 随机变量与随机过程 56

2.1.4 全概率公式、贝叶斯法则和马尔可夫链 57

2.1.5 内在概率、外概率和后验概率 58

2.2 信号检测与估计 59

2.2.1 贝叶斯判决准则 59

2.2.2 复合假设检验 60

2.2.3 MAP-SqD与MAP-SyD 61

2.2.4 边缘与联合操作 63

2.3 迭代检测思想来源——Turbo码 64

2.3.1 信道编译码发展 64

2.3.2 Turbo码迭代检测的基本原理 66

2.4 迭代检测相关知识和应用 69

2.4.1 迭代检测算法的基本流程 69

2.4.2 最佳迭代接收的条件 71

2.4.3 迭代接收机的性能分析工具 72

2.4.4 迭代检测的应用 73

第3章 因子图理论 78

3.1 因子图的基础知识 78

3.1.1 因子图的基本概念 79

3.1.2 因子图的应用 82

3.1.3 因子图中消息传递策略 84

3.2 基于图模型理论的和积算法 85

3.2.1 计算一个边缘函数 86

3.2.2 计算多个边缘函数 86

3.2.3 因子图上和积算法的信息传递 86

3.3 和积运算与最小和算法 87

3.3.1 和积运算 87

3.3.2 最小和算法 88

3.4 基于因子图的迭代检测伪码捕获方法 89

3.4.1 一般译码模型的建立 89

3.4.2 迭代译码算法 92

3.4.3 基于因子图的迭代检测伪码捕获方法 96

第4章 迭代检测伪码捕获方法 103

4.1 m序列迭代检测捕获算法 103

4.1.1 基于和积算法的m序列捕获 103

4.1.2 基于最小和算法的m序列捕获 108

4.1.3 基于隐藏节点因子图的m序列捕获算法 112

4.1.4 m序列迭代检测捕获算法性能仿真与分析 115

4.2 Gold码迭代检测捕获算法 119

4.2.1 Gold码校验关系的确定 119

4.2.2 校验关系分析 122

4.2.3 Gold码的冗余校验捕获 125

4.2.4 Gold码的分层校验捕获 127

4.2.5 Gold码迭代捕获的仿真分析 130

4.3 迭代检测伪码捕获方法的性能分析 134

4.3.1 基于密度进化的收敛性分析 134

4.3.2 基于EXIT图的收敛性分析 139

4.3.3 本地码同步方法及其捕获性能分析 144

第5章 迭代检测伪码捕获方法的优化 156

5.1 基于迭代软信息的同步误差消除 156

5.1.1 数字平均技术对初始码片信道信息的优化 156

5.1.2 基于最大似然估计的码片定时误差消除 160

5.1.3 基于三阶累积量的码片定时误差消除 162

5.2 迭代检测捕获算法的复杂度分析与改进 167

5.2.1 伪码迭代捕获算法的复杂度分析 167

5.2.2 低存储复杂度迭代译码算法 168

5.2.3 低运算复杂度向量选择算法 170

5.3 多用户m序列迭代检测捕获算法 171

5.3.1 多用户联合初始信息进化方法 172

5.3.2 多重迭代捕获算法 174

5.3.3 多用户迭代捕获算法设计 174

第6章 迭代检测伪码捕获方法的FPGA设计与实现 177

6.1 迭代检测伪码捕获方法的FPGA架构 177

6.1.1 算法功能模块的划分 177

6.1.2 位宽设计 180

6.2 控制通路设计 181

6.2.1 主状态机设计 181

6.2.2 信息初始化状态机设计 183

6.2.3 前向递归状态机与后向递归状态机设计 185

6.3 数据通路设计 189

6.3.1 数据采集模块设计 189

6.3.2 计算逻辑模块设计 190

6.3.3 消息存储阵列设计 192

6.4 恢复与判决单元设计 195

6.4.1 捕获判决控制器设计 195

6.4.2 伪码序列恢复模块设计 197

6.4.3 门限判决模块设计 198

6.5 系统联调与测试结果 200

参考文献 203