现代数字电子技术及verilog设计PDF电子书下载

第1章 数字逻辑基础 1

1.1 数字电路和数字系统 1

1.1.1 数字信号 1

1.1.2 数字电路 2

1.1.3 数字系统 3

1.2 数制和码制 3

1.2.1 数制 4

1.2.2 数制转换 5

1.2.3 码制 7

1.2.4 二进制数运算 10

1.3 逻辑代数 12

1.3.1 逻辑运算 13

1.3.2 逻辑函数 16

1.3.3 逻辑代数的标准形式 18

1.4 逻辑函数的化简 18

1.4.1 公式法化简 19

1.4.2 卡诺图化简 21

1.4.3 具有无关项的逻辑函数及其化简 26

1.5 本章小结 27

1.6 思考与练习 27

第2章 QuartusⅡ软件和Verilog语言 30

2.1 QuartusⅡ软件简介 30

2.1.1 QuartusⅡ原理图编辑 30

2.1.2 Verilog HDL语言编辑 38

2.1.3 波形仿真 40

2.1.4 引脚分配 44

2.1.5 下载测试 44

2.2 硬件描述语言Verilog 45

2.2.1 Verilog基本结构 45

2.2.2 Verilog语法知识 49

2.2.3 运算符 54

2.2.4 语句 58

2.3 本章小结 79

2.4 思考与练习 80

第3章 组合逻辑电路 81

3.1 组合逻辑电路概述 81

3.1.1 组合逻辑电路的分析 82

3.1.2 组合逻辑电路的设计 83

3.1.3 Verilog HDL描述 86

3.2 编码器 89

3.2.1 编码器的定义与工作原理 89

3.2.2 编码器的应用 91

3.2.3 Verilog HDL描述 92

3.3 译码器 95

3.3.1 译码器的工作原理 95

3.3.2 二进制译码器的应用 100

3.3.3 Verilog HDL描述 103

3.4 数据选择器 105

3.4.1 数据选择器的工作原理 105

3.4.2 数据选择器的应用 106

3.4.3 Verilog HDL描述 108

3.5 数据分配器 108

3.5.1 数据分配器的工作原理 108

3.5.2 Verilog HDL描述 109

3.6 数值比较器 110

3.6.1 数值比较器的工作原理 110

3.6.2 Verilog HDL描述 113

3.7 组合逻辑电路的竞争和冒险 114

3.7.1 产生竞争冒险的原因 115

3.7.2 冒险的分类 115

3.7.3 判别冒险 116

3.7.4 消去竞争冒险的方法 117

3.8 本章小结 118

3.9 思考与练习 118

第4章 时序逻辑电路基本原理 120

4.1 概述 120

4.1.1 时序逻辑电路的结构特点 120

4.1.2 时序逻辑电路的分类 121

4.2 触发器 121

4.2.1 RS触发器 122

4.2.2 JK触发器 129

4.2.3 D触发器 134

4.2.4 T触发器 137

4.2.5 触发器之间的转换 138

4.2.6 锁存器 139

4.3 时序逻辑电路的分析 141

4.3.1 同步时序逻辑电路分析 141

4.3.2 异步时序逻辑电路分析 145

4.4 本章小结 148

4.5 思考与练习 148

第5章 时序逻辑电路设计 151

5.1 概述 151

5.2 同步时序逻辑电路的设计 151

5.2.1 设计方法与步骤 151

5.2.2 设计举例 152

5.3 异步时序逻辑电路的设计 156

5.3.1 设计方法与步骤 156

5.3.2 设计举例 156

5.4 Verilog HDL描述时序逻辑电路 160

5.4.1 有限状态机 161

5.4.2 有限状态机的Verilog HDL描述 162

5.4.3 Verilog HDL时序电路设计 170

5.5 本章小结 172

5.6 思考与练习 172

第6章 常用逻辑电路 175

6.1 算术运算电路 175

6.1.1 加法器 175

6.1.2 减法器 181

6.1.3 乘法器 184

6.2 寄存器 186

6.2.1 基本寄存器 186

6.2.2 移位寄存器 186

6.2.3 用VerilogHDL描述寄存器 189

6.3 计数器 192

6.3.1 同步计数器 192

6.3.2 异步计数器 195

6.3.3 任意进制计数器的实现 196

6.3.4 用Verilog HDL描述计数器 199

6.4 本章小结 203

6.5 思考与练习 203

第7章 脉冲信号的产生与整形 206

7.1 单稳态触发器 206

7.1.1 门电路构成的单稳态触发器 206

7.1.2 集成单稳态触发器 208

7.1.3 单稳态触发器的应用 209

7.2 多谐振荡器 211

7.2.1 门电路组成的多谐振荡器 211

7.2.2 石英晶体多谐振荡器 212

7.2.3 多谐振荡器的应用 213

7.3 施密特触发器 213

7.3.1 门电路构成的施密特触发器 214

7.3.2 集成施密特触发器 215

7.3.3 施密特触发器的应用 216

7.4 555定时器 217

7.4.1 555定时器的电路结构与功能 217

7.4.2 用555定时器构成单稳态触发电路 218

7.4.3 用555定时器构成多谐振荡器 219

7.4.4 用555定时器构成施密特触发器 220

7.5 本章小结 220

7.6 思考与练习 220

第8章 可编程逻辑器件 222

8.1 PLD器件概述 222

8.1.1 PLD的发展历程 222

8.1.2 PLD的基本结构 223

8.2 存储器 225

8.2.1 随机存储器 225

8.2.2 只读存储器 228

8.3 低密度可编程逻辑器件 232

8.4 高密度可编程逻辑器件 234

8.4.1 复杂可编程逻辑器件CPLD 234

8.4.2 现场可编程门阵列FPGA 236

8.4.3 CPLD和FPGA特点比较 238

8.5 本章小结 238

8.6 思考与练习 239

第9章 数字系统设计 240

9.1 概述 240

9.2 数字系统设计的方法和流程 241

9.2.1 数字系统设计方法 241

9.2.2 数字系统设计流程 242

9.3 数字系统设计实例 244

9.3.1 数字钟 244

9.3.2 数字频率计 254

9.4 本章小结 263

9.5 思考与练习 264

附录A 集成逻辑门电路的内部结构简介 265

A.1 半导体器件的开关特性 265

A.1.1 二极管的开关特性 266

A.1.2 三极管的开关特性 266

A.1.3 MOS管的开关特性 267

A.2 分立元件门电路 268

A.2.1 二极管与门 268

A.2.2 二极管或门 269

A.2.3 三极管非门 269

A.2.4 二极管三极管组成的与非门 270

A.2.5 二极管三极管或非门 270

A.3 TTL集成门电路 271

A.3.1 TTL与非门 271

A.3.2 其他TTL集成门电路 273

A.4 CMOS集成门电路 274

A.4.1 CMOS反向器 275

A.4.2 CMOS与非门 275

A.4.3 CMOS或非门 276

A.5 集成门电路的性能参数和使用 276

A.5.1 数字集成电路的性能参数 276

A.5.2 数字集成门电路的使用 279

附录B 常用数字集成电路的符号图、命名方法及索引 281

B.1 常用数字集成电路的符号图 281

B.2 数字集成电路的型号命名方法 283

B.3 常用标准集成电路器件索引 284

参考文献 287