数字逻辑与数字系统设计 基于VHDL语言描述PDF电子书下载

第1章 数字逻辑基础 1

1.1数制 1

1.1.1十进制数 1

1.1.2二进制数 1

1.1.3八进制数和十六进制数 2

1.1.4各种数制之间的转换 2

1.1.5原码、反码与补码 5

1.2常用编码 6

1.3逻辑代数基础 9

1.3.1逻辑变量和逻辑函数 9

1.3.2基本逻辑门和基本运算 10

1.3.3逻辑代数的常用公式和基本定理 13

1.3.4逻辑函数的表示方法 14

1.3.5最小项和最小项表达式 15

1.3.6逻辑函数的化简方法（化为最简“与或”式） 16

本章小结 21

习题1 21

第2章 集成逻辑门电路 23

2.1分立元件门电路 23

2.1.1二极管构成的逻辑门电路 23

2.1.2三极管“非”门电路 24

2.1.3复合逻辑门电路 25

2.2 TTL集成逻辑门电路 26

2.2.1 TTL“与非”门的电路结构和工作原理 27

2.2.2 TTL“与非”门的电压传输特性及抗干扰能力 28

2.2.3 TTL“与非”门的输入特性、输出特性和带负载能力 29

2.2.4 TTL“与非”门的动态特性 33

2.2.5 TTL“与非”门的主要性能参数 34

2.3其他类型的TTL门电路 34

2.3.1集电极开路门 35

2.3.2三态输出门 38

2.3.3 TTL集成逻辑门电路系统简介 39

2.4 CMOS门电路 40

2.4.1 CMOS反相器 40

2.4.2 CMOS“与非”门 41

2.4.3 CMOS“或非”门 41

2.4.4 CMOS三态门 42

2.4.5 CMOS传输门 42

2.4.6 CMOS集成电路的各种系列 42

2.4.7低电压CMOS系列 43

2.5数字集成电路使用中应注意的问题 44

2.5.1 TTL逻辑门电路使用中应注意的问题 44

2.5.2 CMOS电路使用中应注意的问题 45

2.5.3数字集成电路的接口 46

本章小结 47

习题2 48

第3章VHDL基础 55

3.1硬件描述语言V H DL介绍 55

3.1.1 EDA技术及发展 55

3.1.2 VHDL语言简介 56

3.1.3 VHDL语言设计开发流程 57

3.2 VHDL程序的基本结构 58

3.2.1实体说明 59

3.2.2结构体描述 61

3.3数据对象、数据类型、运算符和表达式 63

3.3.1数据对象 63

3.3.2数据类型 64

3.3.3 VHDL运算符与表达式 70

3.3.4基本顺序描述语句 75

3.3.5基本并行描述语句 82

3.4 VHDL的库和包 85

3.4.1库的使用和种类 85

3.4.2程序包 87

3.4.3函数和过程 88

本章小结 92

习题3 92

第4章 组合逻辑电路 94

4.1小规模组合逻辑电路的分析与设计 94

4.1.1组合逻辑电路的分析 94

4.1.2组合逻辑电路的设计 96

4.1.3小规模组合逻辑电路的VHDL描述 98

4.2常用中规模组合逻辑电路 98

4.2.1编码器原理及VHDL描述 99

4.2.2译码器原理及VHDL描述 102

4.2.3数据选择器和数据分配器原理及VHDL描述 107

4.2.4加法器原理及VHDL描述 109

4.2.5算术逻辑单元（ALU）及VHDL描述 114

4.2.6数值比较器原理及VHDL描述 116

4.2.7奇偶校验器原理及VHDL描述 118

4.3中规模组合逻辑电路设计 121

4.4组合逻辑电路中的竞争—冒险现象 123

4.4.1竞争—冒险的概念及其产生原因 123

4.4.2消除竞争—冒险的方法 125

本章小结 126

习题4 127

第5章 触发器 133

5.1概述 133

5.1.1对触发器的基本要求 133

5.1.2现态和次态 133

5.1.3触发器的分类 133

5.2基本触发器 134

5.2.1基本RS触发器 134

5.2.2 RS触发器 135

5.2.3 D触发器 139

5.2.4 JK触发器 141

5.2.5各种不同触发器触发方式比较 145

5.3触发器逻辑功能描述方法 146

5.3.1 RS触发器 146

5.3.2 JK触发器 148

5.3.3 D触发器 149

5.3.4 T触发器 150

5.3.5 T′触发器 151

5.4不同类型触发器逻辑功能的转换 151

5.4.1概述 151

5.4.2 D触发器转换为JK、T和T′触发器 152

5.4.3 JK触发器转换为D触发器 152

5.5集成触发器 153

5.5.1集成基本RS触发器74LS279 153

5.5.2集成D触发器74HC/HCT74 153

5.5.3集成JK触发器74LS112 154

本章小结 155

习题5 155

第6章 时序逻辑电路 160

6.1时序逻辑电路的特点、表示方法和分类 160

6.1.1时序逻辑电路的特点 160

6.1.2时序逻辑电路的表示方法 161

6.1.3时序逻辑电路的分类 161

6.2基于触发器的时序逻辑电路的分析 162

6.3基于触发器的时序逻辑电路的设计 167

6.4寄存器 173

6.4.1寄存器的主要特点和分类 173

6.4.2基本寄存器 174

6.4.3移位寄存器 178

6.5计数器 183

6.5.1计数器分类 183

6.5.2集成同步计数器 183

6.5.3集成异步计数器 188

6.5.4由中规模集成计数器构成的任意进制计数器 189

6.5.5移位寄存型计数器 192

6.6顺序脉冲发生器 194

本章小结 197

习题6 197

第7章 可编程逻辑器件 202

7.1可编程逻辑器件的发展和分类 202

7.1.1按芯片的集成度和结构复杂度进行分类 203

7.1.2按编程特点分类 206

7.1.3按结构特点分类 207

7.2 PLD的逻辑表示及简单应用 208

7.2.1 PLD的逻辑表示 208

7.2.2逻辑阵列PLD表示法的简单应用 212

7.3 CPLD/FPGA器件 214

7.3.1 CPLD/FPGA概述 214

7.3.2 CPLD/FPGA的结构与原理 215

本章小结 219

习题7 220

第8章 数字系统设计 222

8.1传统数字系统设计与现代数字系统设计的比较 222

8.2自顶向下的设计方法 223

8.3高速多路数据采集系统 225

8.3.1系统工作原理 225

8.3.2系统主要器件的选型 225

8.3.3 FPGA的逻辑设计 227

8.3.4软件实现 228

8.4指纹采集系统 233

8.4.1指纹采集卡总体硬件设计 233

8.4.2 FPGA系统结构及整体设计方案 235

8.4.3指纹采集头的配置 237

8.4.4系统软件规划 241

本章小结 245

习题8 245

附录A QuartusⅡ的使用 248

附录B常用CPLD/FPGA资源 264

附录C常用集成门电路的逻辑符号对照表 268

参考文献 269