可编程逻辑器件原理、开发与应用PDF电子书下载

第1章 可编程逻辑器件的基本原理 1

1.1 可编程逻辑器件和EDA技术发展概况 1

1.1.1 可编程逻辑器件的发展概况 1

1.1.2 EDA技术发展概况 3

1.2 可编程逻辑器件的分类 5

1.2.1 按集成密度分类 5

1.2.2 按编程方式分类 5

1.2.3 按结构特点分类 8

1.3 阵列型可编程逻辑器件 9

1.3.1 简单PLD的基本结构 9

1.3.2 EPLD和CPLD的基本结构 13

1.4 现场可编程门阵列（FPGA） 16

1.4.1 FPGA的分类 16

1.4.2 FPGA的基本结构 17

第2章 可编程逻辑器件的设计 22

2.1 可编程逻辑器件的设计流程 22

2.1.1 设计准备 22

2.1.2 设计输入 23

2.1.3 设计处理 24

2.1.4 设计校验 24

2.1.5 器件编程 25

2.2 在系统可编程技术 25

2.2.1 在系统编程的基本原理 25

2.2.2 在系统编程方法 27

2.2.3 在系统可编程技术的优越性 28

2.3 边界扫描技术 29

第3章 Altera可编程逻辑系列器件 31

3.1 概述 31

3.2 MAX架构及器件系列 33

3.2.1 概述 33

3.2.2 MAX7000系列器件概述 34

3.2.3 MAX7000系列器件结构 36

3.2.4 MAX7000系列器件配置要点 40

3.3 MAX Ⅱ系列器件简介 41

3.4 FLEX架构及器件系列 46

3.4.1 概述 46

3.4.2 FLEX 10K系列器件概述 47

3.4.3 FLEX 10K系列器件结构 49

3.4.4 FLEX 10K系列器件特性与设定 55

3.5 APEX架构及器件系列 56

3.5.1 概述 56

3.5.2 APEX 20K系列器件概述 58

3.5.3 APEX 20K系列器件结构 60

3.6 Cyclone架构及器件系列简介 66

3.6.1 Cyclone器件系列简介 66

3.6.2 Cyclone Ⅱ器件系列简介 72

3.7 Stratix架构及器件系列简介 74

3.7.1 Stratix器件系列简介 74

3.7.2 Stratix Ⅱ器件系列简介 79

3.8 Stratix GX架构及器件系列简介 83

3.8.1 Stratix GX器件系列简介 84

3.8.2 Stratix Ⅱ GX器件系列简介 88

第4章 Altera可编程逻辑器件开发软件 91

4.1 综述 91

4.2 MAX+plus Ⅱ基本操作 93

4.2.1 设计环境与设计方法 93

4.2.2 设计输入 98

4.2.3 设计项目的处理 113

4.2.4 设计项目的验证 124

4.2.5 器件编程 135

4.3 进一步掌握MAX+plus Ⅱ 137

4.3.1 使用MAX+plus Ⅱ符号库 137

4.3.2 创建用户符号库 145

4.3.3 使用波形编辑器设计项目 148

4.3.4 编译控制 152

4.3.5 器件编程与配置 159

4.4 AHDL硬件描述语言 167

4.4.1 AHDL简介 167

4.4.2 使用AHDL 169

4.5 Quartus Ⅱ可编程逻辑器件开发软件 187

4.5.1 概述 187

4.5.2 安装 188

4.5.3 设计流程 190

4.5.4 设计项目的输入 196

4.5.5 设计项目的编译 203

4.5.6 设计项目的仿真验证 208

4.5.7 时序分析 212

4.5.8 器件编程 215

4.6 应用示例 217

4.6.1 简易频率计 218

4.6.2 八音电子琴 221

4.6.3 简易乐曲自动演奏器 222

第5章 Lattice新型可编程逻辑器件 225

5.1 概述 225

5.2 CPLD器件系列简介 225

5.3 FPGA器件系列简介 233

5.4 FPSC器件系列简介 236

5.5 关键技术及其原理简介 238

5.5.1 sysIO缓冲器 238

5.5.2 sysCLOCK电路 239

5.5.3 ispXP技术 240

5.5.4 sysDDR接口电路 241

5.5.5 sysDSP块 242

5.5.6 sysHSI SERDES技术 243

5.5.7 ispLeverCORE IP核 244

第6章 Lattice可编程逻辑器件开发软件 245

6.1 ispLEVER 简介 245

6.1.1 概述 245

6.1.2 配置选项 246

6.1.3 安装 247

6.2 项目管理器 250

6.2.1 基本界面 250

6.2.2 基本操作 253

6.3 设计流程 258

6.4 原理图设计描述与输入 261

6.4.1 概述 261

6.4.2 使用原理图编辑器 262

6.4.3 使用层次化导引器 270

6.4.4 使用符号编辑器 272

6.4.5 使用库管理器 275

6.4.6 导入EDIF网表 277

6.5 HDL设计描述与输入 277

6.5.1 ABEL-HDL设计基础 278

6.5.2 HDL测试向量的编制方法 285

6.5.3 HDL设计文件输入方法 293

6.6 原理图与HDL混合描述与输入 296

6.6.1 原理图与HDL混合描述方法 296

6.6.2 混合描述设计实例 297

6.7 设计编译／综合与仿真 302

6.7.1 设计编译／综合 302

6.7.2 设计仿真概述 304

6.7.3 LLS仿真方法 305

6.7.4 ModelSim仿真 310

6.7.5 测试向量的图形化描述方法 312

6.8 设计实现 314

6.8.1 基于CPLD/ispXPLD器件的设计实现 316

6.8.2 基于ispXPGA器件的设计实现 319

6.8.3 基于FPGA器件的设计实现 322

6.8.4 设计优化方法 330

6.9 设计验证 338

6.9.1 静态时序分析概述 338

6.9.2 Performance Analyst使用要点 340

6.10 在系统器件编程 345

6.10.1 ISP编程的硬件连接 345

6.10.2 ispVM System简介 347

6.10.3 ispVM System使用要点 347

第7章 硬件描述语言VHDL初步 356

7.1 概述 356

7.2 VHDL设计文件的基本结构 358

7.2.1 初识VHDL 358

7.2.2 实体和结构体 361

7.2.3 配置 362

7.2.4 程序包和库 364

7.3 对象、类型和属性 367

7.3.1 对象 367

7.3.2 数据类型 367

7.3.3 VHDL的属性 370

7.4 VHDL的功能描述方法 373

7.4.1 并行描述语句 373

7.4.2 顺序描述语句 380

7.5 VHDL的结构描述方法 383

7.6 过程和函数 387

7.7 常用单元电路的设计实例 393

7.7.1 组合电路 393

7.7.2 时序电路 396

附录 ISPB—99系列CPLD实验套件简介 412

参考文献 418