TigerSHARC DSP应用系统设计PDF电子书下载

目 录 1

第1章 从SHARC到TigerSHARC 1

1.1 SHARC到TigerSHARC的发展历程 1

1.1.1 ADSP 2106x系列性能及结构特点 3

1.1.2 ADSP 21160/21161N系列性能及结构特点 6

1.1.3 ADSP-TS101的性能指标 10

1.2 TigerSHARC与其他类型DSP性能指标比较 12

1.2.1 ADSP-TS101与TMS320C6416比较 12

1.2.2 ADSP-TS101S与PowrPC比较 13

1.3.1 内核结构 15

1.3 TigerSHARC的结构特点 15

1.3.2 ADSP-TS101总线结构及片内SRAM存储器 17

1.3.3 I/O结构 18

1.3.4指令系统特点 21

1.4 TigerSHARC的引脚说明 21

1.4.1引脚功能描述 21

1.4.2复位时引脚状态 21

1.4.3引脚定义 21

1.4.4 STRAP引脚功能 27

第2章TigerSHARC内核结构与控制 29

2.1概述 29

2.2.1计算块寄存器 30

2.2计算块 30

2.2.2寄存器组寄存器 31

2.2.3寄存器组语法摘要 33

2.2.4算术逻辑单元ALU 37

2.2.5乘法器 43

2.2.6移位器 50

2.3 IALU 56

2.3.1 IALU结构 56

2.3.2 IALU寄存器 57

2.3.3 IALU算术、逻辑和函数操作 58

2.3.4 IALU执行状态与执行条件 59

2.3.5 IALU数据寻址和传送操作 60

2.4程序控制器 68

2.4.1程序控制器操作 71

2.4.2指令排队缓冲池（IAB）和分支目标缓冲（BTB） 77

2.4.3流水开销和相关性引起的延迟 83

2.4.4中断对流水性能的影响 90

2.4.5程序控制器的例子 92

2.5 TigerSHARC总线 93

2.5.1 TigerSHARC的内外部总线及微结构 94

2.5.2 TigerSHARC的总线控制与状态寄存器 96

2.5.3多处理器连接与总线仲裁 103

2.5.4TigerSHARC的主机接口 106

第3章TigerSHARC的存储器组织和寄存器组 109

3.1 TigerSHARC的存储器组织 109

3.1.1全局寻址空间 109

3.1.2外部存储器寻址空间 110

3.1.3 内部存储器寻址空间 110

3.1.4多处理器空间和主机寻址空间 111

3.2 TigerSHARC的SDRAM接口 112

3.2.1 SDRAM接口信号 113

3.2.2 SDRAM的物理连接 113

3.2.3 SDRAM编程 115

3.2.4 SDRAM命令 118

3.2.5飞越操作——I/O设备到SDRAM 123

3.3寄存器组 125

3.3.1计算块寄存器组与合并访问 125

3.3.2整型ALU寄存器 128

3.3.3中断控制和程序控制器寄存器组 129

3.3.4外部端口寄存器 132

第4章TigerSHARC I/O资源 138

4.1中断 138

4.1.1 TigerSHARC的中断源 138

4.1.2 TigerSHARC的中断向量 140

4.1.3可编程的中断控制寄存器 141

4.1.4 TigerSHARC的中断处理过程 142

4.1.5中断返回与异常 145

4.1.6中断服务程序实例 146

4.2 DMA传输 147

4.2.1 TigerSHARC DMA控制器与传输控制块 147

4.2.2 DMA控制与状态寄存器 151

4.2.3链式DMA与二维DMA 153

4.2.4外部口DMA 155

4.2.5 AutoDMA与链路口DMA 159

4.3TigerSHARC处理器链路口 161

4.3.1TigerSHARC链路口资源 161

4.3.2链路口通信协议 163

4.3.3链路口控制及状态寄存器 166

4.3.4链路口与FPGA的连接 168

第5章 TigerSHARC指令系统 171

5.1TigerSHARC指令系统特点 171

5.1.1 TigerSHARC结构与指令特点 171

5.1.2指令行结构 174

5.1.3指令速查 178

5.2指令集 183

5.2.1 ALU指令 183

5.2.2 CLU指令 206

5.2.3乘法指令 216

5.2.4移位器指令 229

5.2.5 IALU指令 237

5.2.6程序流控制指令 244

第6章TigerSHARC应用接口设计 248

6.1外部总线接口 248

6.1.1 EPROM接口 249

6.1.2 FLASH接口 251

6.1.3与双口RAM接口 261

6.2主机接口 264

6.3.1硬件电路配置 266

6.3 SDRAM接口 266

6.3.2 SDRAM测试程序 267

6.3.3 SDRAM接口性能分析 270

6.3.4 SDRAM接口性能优化 275

6.4 I/O设备接口 275

6.4.1与A/D芯片的接口 276

6.4.2与D/A芯片的接口 281

6.5复位电路 284

第7章TigerSHARC引导及接口程序设计 287

7.1TigerSHARC的引导程序 287

7.1.1TigerSHARC的引导模式 287

7.1.2引导程序举例 289

7.2初始化程序 294

7.2.1初始化参数 294

7.2.2初始化程序举例 295

7.3 DMA程序设计 296

7.3.1普通DMA 296

7.3.2链式DMA与二维DMA 300

7.3.3链路口DMA 304

第8章程序优化及应用系统程序 307

8.1 TigerSHARC的处理速度与程序优化 307

8.1.1TigerSHARC的处理速度 307

8.1.2TigerSHARC的程序优化 308

8.2资源约束 310

8.2.1资源约束 310

8.2.2通用约束 313

8.2.3计算块指令约束 314

8.2.4 IALU指令约束 314

8.2.5控制器指令约束 317

8.3延迟与相关性 317

8.3.1计算块相关性引起的延迟 318

8.3.2总线冲突引起的延迟 319

8.3.5由（从外部存储器）载入的相关性引起的延迟 320

8.3.6由条件IALU载入的相关性引起的延迟 320

8.3.3由计算块载入的相关性引起的延迟 320

8.3.4由IALU载入的相关性引起的延迟 320

8.3.7中断对流水的影响 321

8.3.8异常对流水的影响 322

8.3.9与程序流有关指令的使用 323

8.4应用系统程序设计举例 325

8.4.1算法描述 325

8.4.2主程序 326

8.4.3 FFT汇编子程序 327

8.4.4链接描述文件 331

8.4.5 FFT反变换 334

9.1 DSP应用系统开发过程 335

第9章TigerSHARC开发工具 335

9.2 VisualDSP++3.0简介 337

9.3 JTAG仿真器 340

9.3.1 JTAG 连接 340

9.3.2 ICE配置与测试 341

9.4汇编器 343

9.4.1汇编器命令 345

9.4.2汇编程序结构 348

9.4.3汇编语法 349

9.5编译器 352

9.5.1数据类型 354

9.5.2实时运行模式与实时运行库 355

9.5.3 C/C++与汇编程序接口 358

9.5.4 C程序优化 361

9.6链接器 367

9.6.1链接器命令 368

9.6.2 LDF文件 370

9.7调试器 376

9.7.1多处理器调试器 377

9.7.2程序性能分析 378

9.7.3程序执行操作 380

9.7.4 FLASH编程器 384

9.8TigerSHARCTS101SEZ-KIT评估板简介 386

10.1单DSP组成的系统 391

第10章TigerSHARC应用系统设计实例 391

10.2链路口耦合构成多处理器系统 393

10.2.1链路口耦合多处理器系统结构 393

10.2.2链路口耦合的多处理器系统设计实例 394

10.3链路口多片系统加载 405

10.4共享总线的多DSP系统 414

10.5系统电源设计 425

10.6系统时钟设计 431

10.7结构与散热 434

附录TigerSHARC TS101S引脚配置与封装 435

参考文献 441