数字逻辑设计与VHDL描述 第2版PDF电子书下载

目 录 1

出版说明 1

前言 1

第1章数制与编码 1

1.1进位计数制 1

1.1.1基数和权 1

1.1.2 2n进制数之间的转换 2

1.1.3十进制数和2n进制数 3

之间的转换 3

1.2二－十进制编码 4

1.2.1几种二－十进制编码 5

1.2.2二－十进制代码的加法 6

1.3格雷（Gray）码 8

1.4差错检测码 9

1.4.1奇偶校验码 10

1.4.2五中取二码和六中取二码 10

1.5习题 11

2.1.2基本逻辑运算 13

2.1.1逻辑变量和逻辑函数 13

2.1基本概念 13

第2章逻辑代数基础 13

2.1.3导出逻辑运算 15

2.1.4逻辑函数的表示方法 17

2.2逻辑代数的定理和规则 20

2.2.1逻辑代数的基本定律 20

2.2.2常用公式 20

2.2.3展开定理 21

2.2.4逻辑代数的三个规则 22

2.3.1标准“与或”式 23

2.3逻辑函数的标准表达式 23

2.3.2标准“或与”式 25

2.3.3不完全确定的逻辑函数 27

2.4逻辑函数的化简方法 27

2.4.1逻辑函数式的化简目标 27

2.4.2代数化简法 28

2.4.3卡诺图法化简逻辑函数 29

2.5习题 38

3.1.1电压电平 43

第3章集成逻辑门电路 43

3.1概述 43

3.1.2正逻辑和负逻辑 44

3.2 MOS晶体管 45

3.2.1 MOS晶体管的分类 45

3.2.2 MOS管的三个工作区 46

3.2.3 MOS管的开关时间 46

3.3 CMOS反相器 46

3.3.1 CMOS反相器的结构及工作 46

原理 46

3.3.2 CMOS反相器的电压传输 47

特性 47

3.3.3 CMOS反相器的功耗 49

3.3.4 CMOS反相器的开关时间 50

3.4 CMOS其他逻辑门电路 51

3.4.1 CMOS与非门 51

3.4.3门的输入端数的扩展 52

3.4.4缓冲门、与门及或门 52

3.4.2 CMOS或非门 52

3.4.5CMOS与或非门和异或门 53

3.4.6 CMOS传输门 54

3.5 CMOS集成电路的输出结构 55

3.5.1推挽输出 55

3.5.2三态输出 56

3.5.3漏极开路输出 57

3.5.4施密特触发器 58

3.6.1 HC和HCT系列 59

3.6 CMOS逻辑系列 59

3.6.2 VHC和VHCT 61

3.6.3 FAC和FACT 61

3.6.4 CMOS电路使用中应注意 62

的问题 62

3.7双极型集成逻辑电路 63

3.7.1晶体三极管非门 63

3.7.2肖特基晶体三极管 64

3.8 TTL逻辑门电路 65

3.8.1TTL与非门电路 65

3.8.2 LSTTL或非门 67

3.8.4TTL电路使用中注意 68

的问题 68

3.8.3TTL系列 68

3.9 ECL逻辑电路 69

3.9.1基本ECL电路 69

3.9.2 ECL系列 70

3.9.3 ECL电路使用中应注意 71

的问题 71

3.10逻辑门的混合逻辑符号 71

3.10.1缓冲门的混合逻辑符号 71

3.10.2与门和与非门的混合 72

逻辑符号 72

3.10.3或门及或非门的混合 72

逻辑符号 72

3.11习题 72

4.1.1组合逻辑电路的分析步骤 76

4.1.2分析举例 76

4.1组合逻辑电路的分析 76

第4章组合逻辑电路 76

4.2 中规模组合逻辑电路 79

4.2.1编码器 79

4.2.2译码器 82

4.2.3数据选择器 87

4.2.4加法器 92

4.2.5数值比较器 94

4.2.6奇偶校验器 97

4.3组合逻辑电路的综合 98

4.3.1组合逻辑电路的综合方法 99

4.3.2组合逻辑电路设计举例 99

4.4组合逻辑电路中的竞争与冒险 105

4.4.1冒险的分类 106

4.4.2冒险的检查及消除 107

4.5习题 109

第5章VHDL描述组合逻辑 115

电路 115

5.1硬件描述语言VHDL 115

5.1.1设计过程 115

5.1.2 VHDL语言的基本特点 116

5.2 VHDL描述的基本结构 117

5.2.1实体描述 117

5.2.2结构体描述 118

5.3数据类型、运算符和表达式 119

5.3.1枚举类型 119

5.3.2数组类型 120

5.3.3子类型 121

5.3.4 VHDL运算符 122

5.3.6 VHDL表达式 123

5.3.5常量的定义 123

5.4 VHDL的库和包 124

5.4.1 VHDL库的种类和使用 125

5.4.2程序包 125

5.4.3库和程序包的引用 126

5.4.4函数和过程 127

5.5并行处理语句 128

5.5.1并行赋值语句 128

5.5.2条件赋值语句 129

5.6顺序描述语句 130

5.5.3选择信号赋值语句 130

5.6.2信号和变量赋值语句 131

5.6.1 PROCESS语句 131

5.6.3分支语句 132

5.6.4循环语句 133

5.7结构描述语句 134

5.7.1部件声明语句 134

5.7.2部件描述语句 135

5.7.3重复部件的描述 136

5.8.1译码电路的描述 137

5.8 VHDL描述组合逻辑电路 137

5.8.2三态门的描述 139

5.8.3编码器的描述 139

5.9习题 141

第6章集成触发器 144

6.1触发器的基本特性及其记忆 145

作用 145

6.2.1基本RS触发器 146

6.2电位型触发器 146

6.2.2带使能端的RS触发器 148

6.2.3 D触发器 149

6.2.4锁存器 149

6.3时钟控制的集成触发器 150

6.3.1主从触发器 150

6.3.2 T触发器 154

6.3.3边沿触发器 154

6.4触发器的逻辑符号 156

6.5.1带使能端D触发器 157

6.5 CMOS触发器 157

6.5.2 CMOS主从D触发器 158

6.5.3 CMOS JK触发器 159

6.6集成触发器的时间参数 160

6.6.1建立时间和保持时间 160

6.6.2时钟信号的时间参数 161

6.7触发器的VHDL描述 161

6.7.1 电位型触发器的VHDL 161

描述 161

6.7.2钟控型触发器的描述 163

6.8习题 165

第7章 时序逻辑电路的分析、 170

设计和描述 170

7.1时序电路基础 170

7.1.1同步时序电路的分类和 170

描述 170

7.1.2常用时序电路 171

7.2.1同步时序电路分析的步骤 173

7.2常用同步时序电路的分析 173

7.2.2同步计数器的分析 174

7.2.3移位寄存器及其应用 176

电路的分析 176

7.3常用时序电路的设计 181

7.3.1基本的设计步骤 181

7.3.2同步计数器的设计 182

7.3.3序列信号发生器 185

7.3.4 M序列发生器 186

7.4.1异步计数器的基本形式 188

7.4异步计数器 188

7.4.2异步计数器的分析 189

7.5中规模时序集成电路 191

7.5.1中规模集成计数器 191

7.5.2中规模计数器的应用 196

7.5.3中规模移位寄存器 203

7.5.4中规模移位寄存器的应用 206

7.5.5时序部件的VHDL描述 211

7.6.1一般时序电路的分析 216

7.6一般时序电路的分析和设计 216

7.6.2一般时序电路的设计 219

7.6.3时序机的VHDL描述 224

7.7习题 227

第8章可编程逻辑器件 236

8.1概述 236

8.1.1专用集成电路的分类 236

8.1.2 PLD的基本结构 236

8.1.3 PLD电路的表示方法 237

8.1.4 PLD的分类 238

8.1.5 PLD的性能特点 239

8.2只读存储器ROM 240

8.2.1 ROM的逻辑结构 240

8.2.2 ROM的分类 240

8.2.3 ROM的应用 242

8.3可编程阵列逻辑（PAL） 244

8.3.1 PAL的基本结构 244

应用 245

8.3.2 PAL16L8的逻辑结构图及 245

8.4通用阵列逻辑（GAL） 248

8.4.1 GAL的性能特点 248

8.4.2 GAL的结构 248

8.4.3输出逻辑宏单元OLMC 249

8.5可擦除可编程的逻辑器件 252

（EPLD） 252

8.5.1 MAX7000系列器件的 252

结构 252

8.5.2宏单元（MACROCELL） 253

8.5.3扩展乘积项 254

8.5.4 PIA和I/O控制块 256

8.5.5 EPM7128S应用举例 257

8.6复杂的可编程逻辑器件 261

（CPLD） 261

8.6.1 FLEX 10K器件的结构 261

8.6.2嵌入阵列块（EAB） 262

8.6.3逻辑阵列块（LAB） 264

8.6.4逻辑单元（LE） 264

8.6.5快速通道互连 268

8.6.6输入输出单元（IOE） 268

8.7现场可编程门阵列（FPGA） 270

的特点 270

8.7.1 FPGA的基本结构 270

8.7.2 FPGA的特点 270

8.8习题 271

9.1层次化结构设计 273

9.1.1设计的层次 273

第9章数字系统设计 273

9.1.2系统结构的分解 274

9.2自顶向下设计方法 275

9.2.1 自顶向下设计方法的基本 276

设计过程 276

9.2.2数字系统的基本划分 277

9.3复数运算器的设计 279

9.3.1设计要求 279

9.3.2确定系统接口 279

9.3.3系统划分 280

9.3.4系统描述 282

9.4习题 299

第10章数字逻辑电路实验 300

10.1数字逻辑电路实验的基本知识 300

10.1.1数字集成电路器件简介 300

10.1.2数字逻辑电路的测试 301

10.1.3数字电路常见故障的查找 302

与排除 302

使用 303

10.2.1实验一常用数字仪表的 303

10.2数字电路的基本实验 303

10.1.4实验报告的撰写 303

10.2.2实验二逻辑门的电压传 304

输特性及参数测量 304

10.2.3实验三组合逻辑电路的 306

应用（一） 306

存器的应用 307

10.2.5实验五触发器及移位寄 307

应用（二） 307

10.2.4实验四组合逻辑电路的 307

10.2.6实验 MSI计数器的应用 308

10.3 MAX+plusⅡ软件开发系统及其 309

安装 309

10.3.1 MAX+plusⅡ的安装 309

10.3.2启动MAX+plusⅡ 311

10.4 MAX+plusⅡ设计平台的使用 312

方法 312

10.4.1设计输入 312

10.4.2设计编译 316

10.4.3设计验证 320

10.4.4器件编程 326

10.5可编程逻辑器件实验 328

10.5.1 EPM7128S的管脚图及主要 328

电气参数 328

10.5.2用VHDL设计PLD的实验 329

10.6数字系统设计课题 337

10.6.1课题一交通灯控制器 337

10.6.3课题三乒乓游戏机 338

10.6.2课题二三层电梯控制器 338

10.6.4课题四数字频率计 339

10.6.5课题五数字锁 339

10.6.6课题六数字日历 340

10.6.7课题七数字钟 340

10.6.8课题八智能函数发生器 340

10.6.9课题九智能竞赛抢答器 341

10.6.10课题十数据采集与监测 342

系统 342

参考文献 343