EDA技术与应用PDF电子书下载

第1章 EDA技术概述 1

1.1 EDA技术及发展 2

1.2 EDA设计流程 3

1.2.1设计准备 3

1.2.2设计输入 3

1.2.3设计处理 4

1.2.4设计校验 5

1.2.5器件编程 5

1.2.6器件测试和设计验证 5

1.3硬件描述语言 6

1.3.1 VHDL 6

1.4可编程逻辑器件 7

1.3.2Verilog HDL 7

1.3.3AHDL 7

1.5常用的EDA工具 8

1.5.1设计输入编辑器 8

1.5.2仿真器 9

1.5.3 HDL综合器 9

1.5.4适配器（布局布线器） 9

1.5.5下载器（编程器） 10

本章小结 10

思考题和习题 10

第2章 EDA工具软件的使用方法 11

2.1 MAX+plusⅡ的安装方法 12

2.2.1编辑设计图形文件 13

2.2 MAX+plusⅡ的原理图输入设计法 13

2.2.2编译设计图形文件 16

2.2.3生成元件符号 16

2.2.4功能仿真设计文件 17

2.2.5编程下载设计文件 19

2.2.6设计电路硬件调试 22

2.3原理图输入法的层次化设计 22

2.3.1全加器的EDA原理图输入设计 23

2.3.2 4位加法器的设计 23

2.4 MAX+plusⅡ老式宏函数的应用 25

2.5 MAX+plusⅡ强函数的应用 27

本章小结 29

思考题与习题 30

第3章 VHDL 31

3.1 VHDL设计实体的基本结构 32

3.1.1 库、程序包 32

3.1.2实体 33

3.1.3结构体 34

3.1.4配置 34

3.1.5基本逻辑器件的VHDL描述 34

3.2 VHDL语言要素 38

3.2.1 VHDL文字规则 38

3.2.2 VHDL数据对象 40

3.2.3 VHDL数据类型 41

3.2.4 VHDL的预定义数据类型 42

3.2.7 VHDL操作符 44

3.2.5 IEEE预定义的标准逻辑位和矢量 44

3.2.6用户自定义数据类型方式 44

3.2.8 VHDL的属性 46

3.3 VHDL的顺序语句 47

3.3.1赋值语句 47

3.3.2流程控制语句 48

3.3.3 WAIT语句 54

3.3.4 ASSERT（断言）语句 55

3.4 VHDL的并行语句 55

3.4.1 PROCESS（进程）语句 56

3.4.2块语句 58

3.4.3并行信号赋值语句 59

3.4.4子程序和并行过程调用语句 61

3.4.5元件例化（COMPONENT）语句 63

3.4.6生成语句 65

3.5 VHDL的库和程序包 67

3.5.1 VHDL库 67

3.5.2 VHDL程序包 67

3.6 VHDL设计流程 69

3.6.1编辑VHDL源程序 69

3.6.2设计8位计数显示译码电路顶层文件 71

3.6.3编译顶层设计文件 72

3.6.4仿真顶层设计文件 73

3.6.5下载顶层设计文件 73

本章小结 73

思考题和习题 74

第4章 Verilog HDL 77

4.1 Verilog HDL设计模块的基本结构 78

4.1.1模块端口定义 78

4.1.2模块内容 78

4.2 Verilog HDL的词法 81

4.2.1空白符和注释 81

4.2.2常数 81

4.2.3字符串 81

4.2.4标识符 82

4.2.5关键字 82

4.2.6操作符 83

4.2.7 Verilog HDL数据对象 85

4.3 Verilog HDL的语句 87

4.3.1赋值语句 88

4.3.2条件语句 89

4.3.3循环语句 92

4.3.4结构声明语句 94

4.3.5语句的顺序执行与并行执行 97

4.4不同抽象级别的Verilog HDL模型 98

4.4.1 Verilog HDL门级描述 98

4.4.2 Verilog HDL的行为级描述 99

4.4.3用结构描述实现电路系统设计 101

4.5Verilog HDL设计流程 104

4.5.1编辑Verilog HDL源程序 104

4.5.2设计BCD数加法器电路顶层文件 106

4.5.3编译顶层设计文件 107

4.5.4仿真顶层设计文件 107

4.5.5下载顶层设计文件 107

本章小结 107

思考题和习题 108

第5章 AHDL 111

5.1基本AHDL设计结构 112

5.1.1子设计段（Subdesign Section） 112

5.1.2变量段（Variable Section） 113

5.1.3逻辑段（Logic Section） 115

5.2.1保留关键字和保留标识符 117

5.2 AHDL的基本元素 117

5.2.2空白符和注释 118

5.2.3标识符 118

5.2.4操作符 118

5.2.5组 120

5.2.6 AHDL的数字 121

5.2.7表达式 121

5.2.8原语（Primitive） 122

5.2.9强函数（Megafunctions）和宏函数（Macrofunctions） 124

5.3 AHDL的语句 125

5.3.1文本编辑语句 125

5.3.2程序设计语句 129

5.4.1 Include（包含）语句的使用 136

5.4 AHDL的使用 136

5.4.2 Constant（常量）语句的使用 138

5.4.3 FunctionPrototype（函数原型）语句的使用 139

5.4.4Register（寄存器）声明的使用 140

5.4.5 State Machine（状态机）声明的使用 141

5.5 AHDL设计流程 143

5.5.1编辑AHDL源程序 143

5.5.2设计8位计数显示译码电路顶层文件 145

5.5.3编译顶层设计文件 146

5.5.4仿真顶层设计文件 146

5.5.5下载顶层设计文件 146

思考题和习题 147

本章小结 147

第6章 常用EDA工具软件 151

6.1 QuartusⅡ 152

6.1.1 QuartusⅡ的图形编辑输入法 152

6.1.2 QuartusⅡ的文本编辑输入法 161

6.2 ModelSim 162

6.2.1 ModelSim的安装 162

6.2.2 ModelSim的使用方法 163

6.2.3 ModelSim与MAX+plusⅡ的接口 167

6.2.4 ModelSim交互命令方式仿真 168

6.2.5 ModelSim批处理工作方式 169

6.3.2第一次使用NCLaunch 170

6.3.3 NCLaunch的VHDL设计流程 170

6.3 NCLaunch 170

6.3.1 NCLaunch的安装 170

6.3.4 NCLaunch的Verilog HDL设计流程 175

本章小结 177

思考题和习题 178

第7章 可编程逻辑器件 179

7.1可编程逻辑器件的基本原理 180

7.1.1可编程逻辑器件的分类 180

7.1.2阵列型可编程逻辑器件 181

7.1.3现场可编程门阵列FPGA 185

7.2可编程逻辑器件的设计技术 192

7.2.1概述 192

7.2.3在系统可编程技术 194

7.2.2可编程逻辑器件的设计流程 194

7.2.4边界扫描技术 197

7.3可编程逻辑器件的编程与配置 197

7.3.1 CPLD的ISP方式编程 198

7.3.2使用PC的并口配置FPGA 198

本章小结 200

思考题和习题 201

第8章 EDA技术的应用 203

8.1组合逻辑电路设计应用 204

8.1.1运算电路设计 204

8.1.2编码器设计 205

8.1.3译码器设计 207

8.1.4数据选择器设计 209

8.1.5数据比较器设计 211

8.1.6 ROM的设计 213

8.2时序逻辑电路设计应用 216

8.2.1触发器设计 216

8.2.2锁存器设计 218

8.2.3移位寄存器设计 219

8.2.4计数器设计 222

8.2.5随机读写存储器RAM的设计 224

8.3 EDA技术的综合应用 225

8.3.1 4位十进制频率计设计 225

8.3.2数字相关器的设计 231

8.3.3 HDB3码编码器与解码器的设计 233

8.3.4步进电机控制电路的设计 239

思考题和习题 243

本章小结 243

附录A MAX+plusⅡ的老式宏函数和强函数 245

A.1 MAX+plusⅡ的老式宏函数 246

A.2 MAX+plusⅡ的强函数 253

附录B GW48 EDA系统使用说明 255

B.1 GW48教学实验系统原理与使用介绍 256

B.1.1 GW48系统使用注意事项 256

B.1.2 GW48系统主板结构与使用方法 256

B.2实验电路结构图 262

B.2.1 实验电路信号资源符号图说明 262

B.2.2各实验电路结构图特点与适用范围 263

B.2.3 GW48 EDA系统结构图信号名与芯片引脚对照表 269

参考文献 276