现代电子技术-VHDL与数字系统设计PDF电子书下载

目录 1

第1章VHDL语言基础 1

1.1概述 1

1.2 VHDL程序结构 1

1.2.1 VHDL程序的基本结构 1

1.2.2实体 3

1.2.3结构体 5

1.2.4配置 7

1.3 VHDL的设计资源 10

1.3.1库 10

1.3.2程序包 12

1.4数据对象、类型及操作符 15

1.4.1 VHDL文字 16

1.4.2 VHDL数据对象 17

1.4.3 VHDL数据类型 19

1.4.4 VHDL操作符 27

1.4.5属性描述与定义语句 31

1.4.6 VHDL描述方式 35

1.5 VHDL顺序语句 38

1.5.1赋值语句 38

1.5.2转向控制语句 40

1.5.4子程序调用语句 45

1.5.3等待语句 45

1.5.5返回语句 46

1.5.6空操作语句 46

1.5.7其他语句 47

1.6 VHDL并行语句 48

1.6.1进程语句 49

1.6.2块语句 52

1.6.3并行信号赋值语句 55

1.6.4并行过程调用语句 57

1.6.5元件例化语句 58

1.6.6生成语句 59

1.7子程序 61

1.7.1函数 62

1.7.2重载函数 65

1.7.3过程 65

1.7.4重载过程 66

第2章组合逻辑电路基础实验 67

2.1基本门电路 67

2.1.1基本门电路描述实验 67

2.1.2 VHDL实验快速入门 68

2.2三态门 82

2.3总线缓冲器 84

2.3.1单向总线缓冲器 84

2.3.2双向总线缓冲器 86

2.3.3 74HC245双向总线缓冲器 87

2.4数据选择器 88

2.4.1四选一数据选择器1 88

2.4.2四选一数据选择器2 90

2.4.3八选一数据选择器 91

2.4.4八选一数据选择器的宏调用 92

2.5数据分配器 93

2.6编码器 95

2.6.1八－三优先编码器1 95

2.6.2八－三优先编码器2 97

2.6.3二－十进制优先编码器 98

2.7.1二－四译码器 99

2.7译码器 99

2.7.2三－八译码器 101

2.7.3两位BCD－七段静态LED译码器 102

2.7.4十进制－二进制译码器 104

2.8比较器 105

2.9加法器 107

2.9.1 半加器 107

2.9.2四位全加器 108

2.9.3八位全加器 109

2.10减法器 110

2.10.1半减器 110

2.10.2四位全减器 111

2.11.1奇偶校验位发生器 112

2.11奇偶校验电路和数据检测器 112

2.11.2奇偶校验位检测器 114

2.12移位器 115

2.13补码生成电路 117

2.14锁存器 117

2.15算术逻辑单元ALU设计 119

2.15.1两位算术逻辑单元ALU设计 119

2.15.2带进位四位算术逻辑单元ALU设计 121

第3章时序逻辑电路基础实验 125

3.1 RS触发器 125

3.21T触发器 127

3.3 JK触发器 128

3.4 D触发器 130

3.4.1 D触发器基本设计 130

3.4.2 D触发器宏调用 133

3.4.3三级D触发器延迟电路 134

3.5寄存器 135

3.5.1 n位寄存器 135

3.5.2 24位寄存器 137

3.5.3 24位寄存器的LPM设计 138

3.5.4多种功能的寄存器设计比较 140

3.6移位寄存器 143

3.6.1双向移位寄存器 143

3.6.2串入串出（SISO）移位寄存器 144

3.6.3串入并出（SIPO）移位寄存器 146

3.6.4并入串出（PISO）移位寄存器 147

3.7异步计数器 148

3.8同步计数器 150

3.8.1同步二十四进制计数器 150

3.8.2同步四十进制计数器 152

3.9可逆计数器 154

3.10移存型计数器 155

3.10.1 自启动格雷码钮环计数器 155

3.10.2移存型七进制计数器 157

3.11.1离散模可变计数器 159

3.11模可变计数器 159

3.11.2模256以内任意可变计数器 161

3.12分频器 163

3.12.1加法分频器 163

3.12.2减法分频器 164

3.12.3半整数分频器 166

3.12.4积分分频器 167

3.13脉冲发生和整形 168

3.13.1顺序脉冲发生器1 168

3.13.2顺序脉冲发生器2 170

3.13.3 由D触发器构成的脉冲整形电路 171

3.13.4脉冲整形计数器 172

4.1Moore状态机 175

4.1.1简单的Moore状态机 175

第4章状态机设计 175

4.1.2 Moore状态机设计比较 177

4.1.3采用Moore状态机设计计数器 180

4.2 Mealy状态机 183

4.2.1采用Mealy状态机设计计数器 183

4.2.2 Mealy状态机1 186

4.2.3 Mealy状态机2 188

4.3特定序列脉冲发生器 191

4.4循环彩灯控制器 192

4.5.1交通灯控制器1 194

4.5交通灯控制器 194

4.5.2交通灯控制器2 197

第5章存储器设计 202

5.1 RAM 202

5.1.1 RAM的LPM设计 202

5.1.2 RAM的快速定制 204

5.2双口RAM 208

5.2.1简单的双口RAM设计 208

5.2.2单地址双口RAM的LPM设计 210

5.2.3双地址双口RAM的LPM设计 212

5.2.4双口RAM的宏调用设计 214

5.3.1 FIFO的LPM设计1 216

5.3 FIFO 216

5.3.2 FIFO的LPM设计2 218

5.4 ROM 221

5.4.1简单的ROM设计 221

5.4.2用ROM实现九九乘法表 222

5.5堆栈 226

第6章DSP设计实例 229

6.1串行数据检测器 229

6.2伪随机码发生器 231

6.3.1汉明编码器 232

6.3汉明编码器和译码器 232

6.3.2汉明译码器 233

6.4循环冗余校验（CRC） 235

6.5 15位流水线加法器 238

6.6 乘法器 241

6.6.1普通乘法器 241

6.6.2移位相加8位乘法器 243

6.6.3乘法器的LPM设计 246

6.7 除法器 247

6.8 FIR滤波器 249

6.8.1可编程FIR滤波器 249

6.8.2四抽头直接形式FIR滤波器 251

6.9.1 IIR滤波器1 253

6.9 IIR滤波器 253

6.9.2 IIR滤波器2 254

6.9.3 IIR滤波器3 255

第7章数字系统设计实例 258

7.1 BCD－七段动态LED译码显示电路 258

7.2汽车尾灯控制电路 261

7.3频率计 265

7.4数字钟 272

7.5密码锁 283

7.6 8位脉宽调制器 289

7.7硬件电子琴 292

7.8函数发生器 294

7.9 AD0809模拟信号采集 301

7.10 VGA彩条信号发生器 305

7.11通用异步收发器（UART） 309

7.12数字系统设计课题 313

7.12.1乒乓球游戏机 313

7.12.2四人抢答器 314

7.12.3数字秒表 314

7.12.4出租车计费器 315

7.12.5汽车停车场停车车位显示系统 315

7.12.6五层电梯控制器 315

7.12.7 自动售货机的控制电路 316

附录掌宇CIC310 CPLD/FPGA开发系统使用简介 317

参考文献 324