片上系统 可重用设计方法学 第3版PDF电子书下载

第1章 引言 1

1.1 本书的目标 1

1.2 可重用设计中的挑战 4

1.3 可重用设计方法所带来的新商业模式 5

第2章 片上系统设计过程 8

2.1 SoC设计范例 8

2.2 系统设计流程 9

2.3 规范的制定 14

2.4 系统设计过程 16

第3章 系统级设计问题：规则和工具 20

3.1 标准模型 20

3.2 时序收敛设计：逻辑设计问题 24

3.3 时序收敛设计：物理设计问题 31

3.4 可验证设计：验证策略 33

3.5 系统内部互连和片上总线 34

3.6 可启动和可调试设计：片上调试结构 41

3.7 低功耗设计 42

3.8 可测性设计：生产测试策略 47

3.9 可重用的必要条件 48

第4章 核设计过程 52

4.1 IP设计概述 52

4.2 关键特征 56

4.3 规划和制定规范 56

4.4 核设计和验证 60

4.5 软核生产 64

第5章 RTL编码指南 68

5.1 编码指南概述 68

5.2 基本编码方法 68

5.3 可移植性编码 80

5.4 时钟和Reset信号设计指南 84

5.5 可综合性编码 90

5.6 可综合划分 102

5.7 带有存储器的设计 110

5.8 代码分析 110

第6章 IP核综合指南 111

6.1 综合问题概述 111

6.2 IP核综合策略 112

6.3 物理综合 117

6.4 RAM和数据通路产生器 118

6.5 综合脚本编码指南 122

第7章 IP核验证指南 124

7.1 IP核验证概述 124

7.2 检查的重要性 129

7.3 反向测试 130

7.4 测试平台的设计 131

7.5 验证模块的设计 137

7.6 达到100％覆盖率 140

7.7 时序验证 144

第8章 硬核的设计方法 145

8.1 概述 145

8.2 硬核设计中存在的问题 147

8.3 硬核设计流程 153

8.4 硬核的设计 154

8.5 硬核的模型建立 156

8.6 硬核的移植 165

第9章 IP核的配置：针对可重用设计的封装 166

9.1 完整产品的交付 166

9.2 用户指南 171

第10章 可重用IP核的系统集成 173

10.1 集成概述 173

10.2 片上系统设计中IP核的集成 173

10.3 IP核的选择 176

10.4 存储器的集成 178

10.5 物理设计 178

第11章 系统级验证 191

11.1 验证的重要性 191

11.2 验证方案 192

11.3 接口验证 192

11.4 功能验证 195

11.5 随机测试 198

11.6 基于应用程序的验证 199

11.7 门级验证 203

11.8 针对系统验证的特殊硬件设备 205

第12章 数据和项目管理 212

12.1 数据管理 212

12.2 项目管理 215

第13章 可重用SoC设计实例 217

13.1 阿尔卡特公司 217

13.2 Atmel 218

13.3 英飞凌科技 220

13.4 LSI Logic公司 221

13.5 Philips Semiconductor 223

13.6 意法半导体 224

13.7 结束语 226