微电子与集成电路丛书 数字集成电路设计实践PDF电子书下载

第1章 硅晶体管和集成技术 1

1.1半导体硅和PN结 1

1.2硅晶体管 3

1.3逻辑门和互补式晶体管 5

1.4集成电路制造技术 7

第2章 数据处理和逻辑设计 10

2.1数字数据 10

2.2数据处理 11

2.3数据运算与组合电路 11

2.4记忆功能和寄存器 14

2.5算法和同步电路 16

2.6建立时间和保持时间 18

2.7集成电路设计流程 20

第3章 Verilog硬件描述语言简介 26

3.1逻辑仿真 26

3.2用Verilog描述逻辑设计和逻辑验证 27

3.3模块和端口 31

3.4常量数据 32

3.5算术运算和逻辑运算 33

3.6 wire变量与assign指令 34

3.7 reg变量和initial及always程序块 36

3.8 reg变量与RTL设计 37

3.9阻塞性和非阻塞性指令 39

3.10流程控制 40

3.11 function和task 42

3.12预处理指令、系统任务及注释 43

3.13 parameter和参数化模块 44

第4章 微架构设计 46

4.1模块面积和逻辑门数 46

4.2数据吞吐率和延滞时间 48

4.3功耗 48

4.4基本组合运算 50

4.5延迟时间的优化 50

4.6负数运算 52

4.7流水线 53

4.8跨时钟域电路 55

4.9时钟门控 58

第5章 有限状态机 61

5.1时序逻辑和状态机 61

5.2状态机的RTL代码 63

5.3状态机的设计 65

5.4独热编码 67

5.5控制路径和数据路径 68

5.6状态机的阶层化设计 71

5.7状态机的稳健性 73

5.8寄存器的复位 77

5.9未知值扩散与寄存器的初始化 81

第6章 先入先出缓存 85

6.1 FIFO的功能和用途 85

6.2基本FIFO的架构 87

6.3基本FIFO的RTL代码 89

6.4基本FIFO的逻辑验证 91

6.5 FIFO空满状况信号的寄存输出 98

6.6任意深度的FIFO 99

6.7 FIFO数据的寄存输入和寄存输出 103

6.8格雷码 109

6.9异步FIFO 111

6.10 FIFO的流量控制方式和其他 117

第7章 存储器 120

7.1 SRAM的基本原理 120

7.2同步SRAM 123

7.3存储器编译器 124

7.4存储器内建自测试 125

7.5多端口SRAM 127

7.6 SRAM行为模型 129

7.7 SRAM软错误 132

7.8 TCAM 133

7.9 DRAM 136

7.9.1 DRAM存储单元 136

7.9.2 SDRAM基本架构 137

7.9.3 SDRAM的控制信号 138

7.9.4 SDRAM时序参数 140

7.9.5 SDRAM控制器 142

第8章 系统总线和芯片总线 144

8.1系统芯片和总线 144

8.2总线的层次架构 145

8.3总线的拓扑结构 147

8.4 APB总线 149

8.5 AHB总线 151

8.6 WISHBONE总线 153

8.7 AXI总线 155

8.8总线寄存器层 158

8.8.1 PIO和DMA 158

8.8.2数据的大小端顺序 159

8.8.3被控寄存器的种类 161

8.8.4直接地址和间接地址 162

8.9 JTAG接口 162

8.10 I2C总线 166

8.11 PCI 168

8.11.1 PCI总线的基本结构 168

8.11.2 PCI功能块的配置 170

8.11.3 PCI的总线事务 171

8.11.4 CPU中断 172

8.12 PCI Express 174

8.12.1 PCIe总线的基本结构 174

8.12.2 PCIe总线的软件兼容性 174

8.12.3 PCIe交换器 175

8.12.4 PCIe总线的通信协议 176

第9章 视频流媒体转换器 178

9.1 Vimer的架构 178

9.2视频预处理 179

9.3离散余弦变换 181

9.4量子化和可变长编码 183

9.5 MPEG和RTP编码器 184

9.6网络包缓存 185

9.7以太网接入控制 185

9.8 Vimer芯片的内核和外围 186

9.9逻辑仿真和硬件仿真 188

附录A扩展汉明检错纠错码 189

A.1存储器检错纠错的基本流程 189

A.2二元域分组码 190

A.3线性分组码和生成矩阵 190

A.4使用逆向行和列顺序的生成矩阵 190

A.5汉明距离和最小距离 191

A.6差错症状和ECC解码 191

A.7汉明码及其生成矩阵 192

A.8扩展汉明码 193

A.9扩展汉明码的应用程序 194

附录B循环冗余校验码 195

B.1多项式码 195

B.2循环码 196

B.3系统多项式码 197

B.4短缩循环码 197

B.5线性反馈移位寄存器 198

B.6系统多项式码的并行运算 200

附录C使用开源软件的逻辑设计和仿真环境 203

C.1Cygwin 203

C.2文本编辑器 205

C.3 Verilog语言模式 205

C.4 Icarus Verilog和GTKWave 207

C.5脚本语言 208

参考文献 210