DSPFPGA嵌入式实时处理技术及应用PDF电子书下载

第1章 绪论 1

1.1数字信号处理概述 1

1.2数字信号处理系统实现方法 6

1.2.1 ASIC集成电路 6

1.2.2 DSP数字信号处理器 6

1.2.3 FPGA 7

1.2.4其他数字信号处理器 7

1.2.5常用数字信号处理系统优缺点比较 8

1.3数字信号处理芯片发展历程 8

1.3.1 ASIC芯片发展 8

1.3.2 DSP芯片发展 8

1.3.3 FPGA的发展 11

1.4数字信号处理的应用 11

第2章 DSP实时处理与数制表示 12

2.1数字信号处理系统概述 12

2.2数字模拟转换 16

2.2.1定点数 16

2.2.2浮点数 25

2.2.3 ADC采样中的数值量化 30

2.2.4 DAC重构过程 31

2.3实时信号处理 32

2.3.1数据流处理方法 32

2.3.2数据流处理 33

2.3.3数据块处理 33

2.4 DSP的处理速度 35

2.4.1 DSP执行程序时间估计方法 35

2.4.2 DSP性能指标 37

第3章 DSP处理结构与数据传输 39

3.1硬件乘法器和乘加单元 39

3.2零开销循环 40

3.3环形buffer 45

3.4码位倒序 48

3.5哈佛结构 50

3.6流水线技术 53

3.7超标量与超长指令字处理器 66

3.7.1超标量处理器 67

3.7.2超长指令字（VLIW）处理器 68

3.7.3超标量与超长指令字（VLIW）的区别 70

3.8多核处理器简介 70

3.9 CPU和DSP比较 71

3.10 DSP的传输速度 73

3.10.1 DMA控制技术 73

3.10.2 DMA控制器与传输操作 74

3.11总结 77

第4章 DSP芯片构成与开发流程 79

4.1 DSP芯片的基本结构 79

4.1.1典型TMS320C6678的基本结构 79

4.1.2 TMS320C6678常用引脚分类 83

4.1.3 TMS320C6678算法处理性能 84

4.2 DSP中数据传输和处理方法 85

4.2.1 TMS320C6000高效数据访问与传输方法 85

4.2.2 TMS320C6000中数据处理方法的优化 106

4.3 DSP系统常用的编程和控制方法 112

4.3.1 TMS320C6678中CMD文件的编写 113

4.3.2 TMS320C6678中系统初始化 120

4.4 DSP的中断配置与使用 126

4.4.1 TI C6000 DSP的基本中断机制 126

4.4.2 TMS320C6678的中断控制结构与配置方法 131

4.5 DSP系统开发环境与调试工具 137

4.5.1 CCSv5开发平台 137

4.5.2 DSP/BIOS的使用 143

4.5.3系统分析和测试工具 153

第5章 多芯片互连与高速串行I/O应用 156

5.1并行处理系统互连结构 156

5.2 DSP并行处理系统中常用的互连结构 157

5.2.1利用外部存储器接口组成并行结构 157

5.2.2 ADI公司多处理器并行结构 158

5.2.3 TI公司多处理器并行结构 159

5.3 DSP互连技术总结 161

5.4高速串行I/O发展过程 162

5.5 RapidIO互连技术与应用 167

5.5.1 RapidIO技术简介 167

5.5.2 FPGA中RapidIO设计 170

5.5.3 DSP中RapidIO应用 174

5.6 PCIe互连技术与应用 176

5.6.1 PCIe技术简介 177

5.6.2 FPGA中PCIe设计 181

5.6.3 DSP中PCIe设计 186

5.7 SRIO和PCIe互连技术比较 188

第6章 实时信号处理系统 190

6.1实时信号处理机的基本结构 190

6.2高性能实时信号处理机系统设计 191

6.2.1 FPGA功能设计 192

6.2.2 DSP功能设计 193

6.2.3系统通信接口设计 195

6.3电源及时钟电路设计 197

6.3.1电源设计 197

6.3.2系统时钟设计 199

6.4硬件电路设计 206

6.4.1整体布局布线 206

6.4.2 PCB布局 206

6.5系统功能调试 207

6.5.1系统电源调试 207

6.5.2系统时钟调试 213

6.5.3系统FPGA功能调试 217

6.5.4系统DSP功能调试 220

6.6系统性能 229

第7章 FPGA在实时处理中的应用 230

7.1系统概述 230

7.2 FPGA对ADC采样控制 232

7.3基于FPGA的正交采样和数字下变频 234

7.4脉冲压缩模块 239

7.5 FPGA之间数据传输互连接口设计 243

7.6 FPGA与DSP之间互连接口设计 245

7.6.1 FPGA与DSP之间SRIO接口设计 245

7.6.2 FPGA与DSP之间PCIe接口设计 247

7.6.3 FPGA与DSP之间EMIF接口设计 248

第8章 DSP在雷达信号处理中的应用 252

8.1 TMS320C6678信号处理系统硬件结构 252

8.2 TMS320C6678信号处理流程程序设计 253

8.2.1中断向量表及CMD文件编写 254

8.2.2系统初始化 260

8.2.3多核启动 261

8.2.4从FPGA中获取指令参数和脉冲压缩数据 261

8.2.5数据处理 262

8.3系统中不同处理器间的数据传输 275

8.3.1 DSP与FPGA之间的数据通信 275

8.3.2 DSP间高速串行口数据通信 282

第9章 多核DSP在实时处理中的应用 285

9.1 Keystone多核架构 285

9.1.1 IPC核间通信 285

9.1.2多核导航器 289

9.2多核程序设计 291

9.2.1多核一致性 291

9.2.2 MCSDK多核开发 297

9.3多核信号处理 297

9.3.1多核大数FFT算法 298

9.3.2多核大数FFT任务分配 298

9.3.3多核大数FFT性能比较 301

第10章 多核/众核DSP系统结构与开发应用 302

10.1概述 302

10.2 NVIDIA GPU Fermi GTX470的LFM-PD处理系统 302

10.2.1 Fermi GPU的硬件结构 304

10.2.2 Fermi GPU的软件编程 307

10.3 PD-LFM算法的GPU实现 308

10.3.1 CPU-GPU的数据传输与内存分配 309

10.3.2 GPU中的FFT与IFFT 309

10.3.3 GPU中的匹配滤波、加窗与求模 311

10.3.4 GPU中的矩阵转置 312

10.3.5 GPU中的CFAR操作 313

10.4众核处理器Tile64 313

10.4.1 Tile64众核处理器架构 314

10.4.2基于Tile64的LFM-PD处理解决方案 315

参考文献 317