零点起飞学FPGAPDF电子书下载

第1章 FPGA基础知识 1

1.1 通用数字集成电路 1

1.1.1 TTL数字集成电路 2

1.1.2 CMOS数字集成电路 2

1.1.3 可编程逻辑器件 3

1.2 FPGA的工艺结构 5

1.3 FPGA技术的发展方向 6

1.4 典型的FPGA芯片 7

1.4.1 Altera公司的典型产品 7

1.4.2 Xilinx公司的典型产品 9

1.5 FPGA芯片的应用 11

1.6 FPGA的设计流程 12

1.7 FPGA的设计开发工具 14

1.8 典型的FPGA产品设计软件使用简介 15

1.8.1 Altium Designer Summer 09的安装 15

1.8.2 Altium Designer summer 09的启动 17

1.8.3 Altium Designer Summer 09的主页界面管理 20

1.8.4 Quartus Ⅱ软件的安装 22

1.8.5 Quartus Ⅱ软件的启动 25

1.8.6 Quartus Ⅱ的主页界面管理 26

1.9 思考与练习 27

第2章 FPGA硬件电路的设计 28

2.1 硬件电路的设计流程 28

2.2 FPGA最小系统 29

2.1.1 FPGA芯片管脚介绍 30

2.2.2 电源电路设计 31

2.2.3 滤波电容电路模块设计 32

2.2.4 JTAG调试与AS下载电路的设计 33

2.2.5 时钟电路设计 33

2.2.6 复位电路的设计 34

2.2.7 锁相环外围电路的设计 34

2.2.8 LED电路的设计 35

2.2.9 高速SDRAM存储器接口电路设计 35

2.2.10 Flash存储器接口电路设计 36

2.2.11 FPGA最小系统扩展接口电路设计 36

2.3 FPGA硬件系统的设计技巧 37

2.4 FPGA硬件系统的调试方法 38

2.5 综合实例：FPGA最小硬件系统的设计 39

2.6 思考与练习 51

第3章 Quartus Ⅱ软件操作基础 52

3.1 Quartus Ⅱ基本设计流程 52

3.2 Quartus Ⅱ基本设计操作 53

3.2.1 工程创建 53

3.2.2 设计输入 57

3.2.3 编译项目 60

3.2.4 设计文件的仿真 61

3.2.5 引脚分配与器件编译 67

3.2.6 器件编程 69

3.2.7 其他操作 74

3.3 Quartus Ⅱ参数化宏功能模块及其使用方法 77

3.3.1 LPM计数器的使用方法 77

3.3.2 建立存储器文件 80

3.3.3 LPM存储器ROM的使用方法 81

3.3.4 LPM存储器RAM的使用方法 84

3.4 SignalTap Ⅱ在线逻辑分析仪的使用方法 86

3.4.1 SignalTap Ⅱ介绍 86

3.4.2 使用SignalTap Ⅱ操作流程 87

3.4.3 SignalTap Ⅱ逻辑分析仪的使用 88

3.5 典型实例：正弦波发生器及SignalTap Ⅱ的使用 96

3.6 思考与练习 108

第4章 Verilog HDL语言概述 109

4.1 硬件描述语言的概念 109

4.2 Verilog HDL的产生与发展 110

4.3 Verilog HDL语言的魅力 111

4.3.1 Verilog HDL语言与VHDL语言的比较 111

4.3.2 Verilog HDL与C语言的比较 112

4.3.3 Verilog HDL的应用 113

4.4 采用Verilog HDL设计复杂数字电路的优点 113

4.5 Verilog HDL程序设计模式 114

4.6 Verilog HDL程序基本结构 115

4.6.1 Verilog HDL程序入门 116

4.6.2 模块的框架 118

4.6.3 Verilog HDL语言的描述形式 119

4.7 Verilog HDL语言基本要素 128

4.7.1 标志符与注释 128

4.7.2 数字与逻辑数值 129

4.7.3 数据类型 131

4.7.4 常用运算符 138

4.7.5 Verilog HDL语言的赋值 144

4.7.6 Verilog HDL语言的关键词 145

4.8 典型实例：利用Verilog HDL语言在FPGA上实现LED流水灯 146

4.9 思考与练习 153

第5章 面向综合的行为描述语句 154

5.1 可综合模型的设计 154

5.2 触发事件控制 155

5.2.1 信号电平事件语句 155

5.2.2 信号跳变沿事件语句 156

5.3 条件语句 157

5.3.1 if语句 157

5.3.2 case语句 158

5.3.3 条件语句的深入理解 161

5.4 循环语句 163

5.4.1 repeat语句 163

5.4.2 while语句 164

5.4.3 for语句 165

5.5 任务与函数 167

5.5.1 任务（task）语句 167

5.5.2 函数（function）语句 169

5.5.3 任务和函数的深入理解 170

5.6 有限状态机的设计 171

5.6.1 有限状态机的分类 172

5.6.2 有限状态机的状态编码 173

5.6.3 有限状态机设计方法 174

5.6.4 设计可综合状态机的指导原则 179

5.6.5 有限状态机设计实例 180

5.7 Quartus Ⅱ图形化状态机输入工具使用 181

5.8 Verilog HDL语言实现组合逻辑电路 186

5.9 Verilog HDL语言实现时序逻辑电路 188

5.10 硬件描述语言设计基础实例 189

5.10.1 8-3编码器 189

5.10.2 3-8译码器 190

5.10.3 数据选择器 191

5.10.4 多位数值比较器 193

5.10.5 全加器 193

5.10.6 D触发器 195

5.10.7 寄存器 196

5.10.8 双向移位寄存器 197

5.10.9 四位二进制加减法计数器 198

5.10.10 顺序脉冲发生器 199

5.10.11 序列信号发生器 201

5.11 思考与练习 201

第6章 ModelSim仿真工具 203

6.1 ModelSim仿真工具简介 203

6.1.1 菜单栏 204

6.1.2 工具栏 216

6.1.3 工作区 216

6.1.4 命令窗口 217

6.1.5 MDI窗口 217

6.1.6 状态栏 217

6.1.7 定制用户界面 217

6.2 ModelSim的命令与文件 218

6.2.1 vlib命令 219

6.2.2 vmap命令 219

6.2.3 vcom命令 220

6.2.4 vlog命令 221

6.2.5 vsim命令 222

6.2.6 force命令 223

6.2.7 add wave命令 225

6.2.8 run命令 226

6.2.9 DO命令 227

6.2.10 宏命令 227

6.3 ModelSim仿真工具安装与使用 230

6.3.1 ModelSim的安装 231

6.3.2 在Quartus Ⅱ中直接调用ModelSim软件进行时序仿真 231

6.3.3 使用ModelSim软件直接进行功能仿真 235

6.4 典型实例：SDRAM读写控制的实现与ModelSim仿真 238

6.4.1 SDRAM简介 238

6.4.2 SDRAM控制器的ModelSim仿真 241

6.5 思考与练习 243

第7章 面向验证和仿真的行为描述语句 244

7.1 验证与仿真概述 244

7.1.1 收敛模型 245

7.1.2 测试平台说明 245

7.1.3 验证测试方法论 247

7.1.4 Testbench结构说明 251

7.2 仿真程序执行原理 252

7.3 延时控制语句 254

7.4 常用的行为仿真描述语句 257

7.4.1 循环语句 257

7.4.2 force和release语句 259

7.4.3 wait语句 260

7.4.4 事件控制语句 261

7.4.5 task和function语句 262

7.4.6 串行激励与并行激励语句 263

7.5 用户自定义元件 264

7.6 仿真激励的产生 267

7.6.1 变量初始化 267

7.6.2 时钟信号的产生 270

7.6.3 复位信号的产生 271

7.6.4 数据信号的产生 272

7.6.5 测试向量的产生 274

7.6.6 关于仿真效率的说明 275

7.7 典型实例：全加器的验证与仿真 276

7.8 思考与练习 280

第8章 Verilog HDL语言设计进阶 281

8.1 系统任务 281

8.1.1 输出显示任务 281

8.1.2 文件输入输出任务 287

8.1.3 时间标度任务 291

8.1.4 仿真控制任务 293

8.1.5 仿真时间函数 294

8.1.6 数字类型变换函数 295

8.1.7 概率分布函数 296

8.2 编译预处理 297

8.2.1 宏定义’define语句 298

8.2.2 条件编译命令’if语句 300

8.2.3 文件包含’include语句 301

8.2.4 时间尺度’timescale语句 303

8.2.5 其他语句 304

8.3 Verilog HDL语言的代码风格 305

8.3.1 Verilog HDL语言的基本原则 306

8.3.2 Verilog HDL语言的编写规范 309

8.3.3 Verilog HDL语言的处理技巧 314

8.4 思考与练习 316

第9章 外设接口和综合系统设计 318

9.1 外设接口实验 318

9.1.1 数码管显示接口实验 318

9.1.2 LCD液晶显示接口实验 326

9.1.3 VGA显示接口实验 334

9.1.4 RS-232C串行通信接口实验 338

9.1.5 PS2键盘接口实验 346

9.2 综合系统设计 360

9.2.1 实时温度采集系统 360

9.2.2 实时红外采集系统 378