数字逻辑设计实验教程PDF电子书下载

第1章 计算机硬件实验统一平台系统原理与使用介绍 1

1.1可编程逻辑器件 1

1.2计算机硬件实验统一平台系统主板结构 3

1.3系统软件使用 6

第2章 硬件描述语言VHDL简介 8

2.1硬件描述语言概述 8

2.1.1电路的结构与行为 8

2.1.2信号与延迟 8

2.1.3 VHDL语言 9

2.2 VHDL源程序基本结构 9

2.2.1实体说明 10

2.2.2结构体 11

2.2.3程序包 11

2.2.4设计库 12

2.3 VHDL对象与数据类型 13

2.3.1 VHDL文字规则 13

2.3.2对象 14

2.3.3常用数据类型 16

2.3.4子类型 18

2.4进程 19

2.4.1进程声明 19

2.4.2进程的激活与挂起 20

2.4.3等待语句wait 20

2.5顺序行为描述 21

2.5.1顺序赋值语句 21

2.5.2顺序控制语句 23

2.6并行行为模型 24

2.7层次化设计 26

2.7.1层次化设计的概念 27

2.7.2元件例化 27

2.7.3一位全加器设计实例 28

2.8状态机设计 30

第3章Quartus Ⅱ使用入门 32

3.1 Quartus Ⅱ简介 32

3.2 Quartus Ⅱ设计流程 33

3.2.1创建工程 33

3.2.2设计输入 36

3.2.3分析综合 36

3.2.4仿真 37

3.2.5编译 37

3.2.6编程下载 38

3.3 Quartus Ⅱ工程示例 38

3.3.1原理图输入方式 38

3.3.2硬件描述语言输入方式 43

3.4生成片内器件 52

第4章 本地FPGA实验 59

4.1基本实验 59

实验1 FPGA使用方法及多路选择器设计 59

实验2基本组合逻辑电路设计 60

实验3基本时序逻辑电路设计 66

4.2综合实验 70

实验4-1用状态机实现简单计算器 70

实验4-2 VGA显示控制器设计 71

实验4-3 PS/2键盘接口控制器设计 74

实验4-4简单计算器整体调试 78

实验5用状态机实现序列检测器 79

实验6数字钟设计与实现 80

实验7电子琴设计与实现 81

实验8点灯游戏 83

第5章 远程实验 84

5.1基本实验 84

实验1点亮数字人生 84

实验2多路选择器 89

实验3四位加法器 93

实验4一位十进制加法器 95

5.2综合实验 98

实验1计数器的设计 98

实验2数字钟 100

实验3用状态机实现序列检测 101

附录CHULP1信号名与芯片引脚对照表 104