数字集成电路分析与设计 第2版PDF电子书下载

第1章 引言 1

1.1历史展望与摩尔定律 1

1.2数字集成电路的电学性能 5

1.2.1逻辑功能 6

1.2.2静态电压传输特性 10

1.2.3瞬态特性 11

1.2.4扇入和扇出 13

1.2.5功耗 14

1.2.6功率延迟积 16

1.3计算机辅助设计与验证 16

1.4制造 17

1.5半导体和结 18

1.6 MOS晶体管 18

1.7 MOS门电路 19

1.8互连 20

1.9动态CMOS 20

1.10低功耗CMOS 20

1.11双稳态电路 21

1.12存储器 21

1.13输入/输出和接口电路 22

1.14实际的观点 22

1.15小结 22

练习题 23

参考文献 24

第2章 制造 26

2.1引言 26

2.2基本的CMOS制造工序 26

2.3先进的高性能CMOS工艺 31

2.3.1铜布线 31

2.3.2金属栅 33

2.3.3高k栅介质 33

2.4光刻和掩膜版 33

2.5版图和设计规则 35

2.5.1最小线宽和间隔 37

2.5.2接触孔和过孔 39

2.6测试及成品率 40

2.7封装 41

2.8老化和加速试验 42

2.9实际的观点 43

2.10总结 43

练习题 43

参考文献 43

第3章 半导体和pn结 46

3.1引言 46

3.2硅的晶体结构 46

3.3能带 46

3.4载流子浓度 47

3.4.1本征硅 48

3.4.2 n型硅 48

3.4.3 p型硅 49

3.5电流传输 49

3.6载流子连续性方程 51

3.7泊松方程 51

3.8 pn结 51

3.8.1零偏置（热平衡） 52

3.8.2耗尽电容 54

3.8.3正向偏置电流 55

3.8.4反向偏置 57

3.8.5反向击穿 58

3.9金属—半导体结 58

3.10 SPICE模型 59

3.11实际的观点 60

3.12小结 60

练习题 60

参考文献 60

第4章MOS晶体管 62

4.1引言 62

4.2 MOS电容 63

4.3阈值电压 65

4.4 MOSFET的电流—电压特性 68

4.4.1线性区工作 69

4.4.2饱和区工作 71

4.4.3亚阈值区工作 72

4.4.4渡越时间 73

4.5短沟道MOSFET 74

4.5.1短沟道效应 75

4.5.2窄沟道效应 75

4.5.3漏导致的势垒降低 75

4.5.4沟道长度调制 76

4.5.5依赖电场的迁移率和速度饱和 77

4.5.6短沟道MOSFET渡越时间 81

4.6 MOSFET设计 82

4.7 MOSFET电容 85

4.7.1氧化层电容 86

4.7.2 pn结电容 87

4.7.3密勒效应 90

4.8 MOSFET恒定电场的按比例缩小 90

4.9 SPICE中的MOSFET模型 91

4.9.1 MOSFET level 1模型 92

4.9.2伯克利短沟道绝缘栅场效应晶体管模型 93

4.10 SPICE说明 97

4.11实际的观点 99

4.12小结 100

练习题 100

参考文献 102

第5章 MOS门电路 103

5.1反相器静态特性 103

5.2临界电压 106

5.2.1输出高电压VOH 106

5.2.2输出低电压VOL 106

5.2.3输入低电压VIL 107

5.2.4输入高电压VIH 107

5.2.5开关阈值（中点）电压VM 108

5.3功耗 111

5.4传输延迟 114

5.5扇出 116

5.6 NOR电路 117

5.7 NAND电路 118

5.8 XOR电路 119

5.9一般的逻辑设计 119

5.10传输晶体管电路 120

5.11 SPICE验证 121

5.12实际的观点 123

5.13小结 123

练习题 123

第6章 静态CMOS 126

6.1引言 126

6.2电压传输特性 127

6.2.1电压状态1 ： n-MOS晶体管处于截止区而P-MOS晶体管处于线性区 128

6.2.2电压状态2 ： n-MOS晶体管处于饱和区而P-MOS晶体管处于线性区 128

6.2.3电压状态3：两个MOS晶体管都处于饱和区 129

6.2.4电压状态4 ： n-MOS晶体管处于线性区而P-MOS晶体管处于饱和区 131

6.2.5电压状态5 ： n-MOS晶体管处于线性区而P-MOS晶体管处于截止区 131

6.3负载表面分析 133

6.4临界电压 134

6.4.1输入低电压NIL 134

6.4.2开关阈值VM 135

6.4.3输入高电压VIH 136

6.5穿通（短路）电流 136

6.5.1电流状态1 ： n-MOS晶体管处于截止区 136

6.5.2电流状态2 ： n-MOS晶体管处于饱和区 137

6.5.3电流状态3 ： p-MOS晶体管处于饱和区 137

6.5.4电流状态4 ： p-MOS晶体管处于截止区 137

6.5.5穿通电流统一的表达式 137

6.5.6阈值电压的影响 137

6.6传输延迟 140

6.6.1从高电平至低电平传输延迟tPHL 140

6.6.2低电平到高电平传输延迟tPLH 141

6.6.3传输延迟的设计方程 141

6.6.4在对称反相器中的传输延迟 142

6.6.5传输延迟的近似表达式 142

6.6.6输入上升时间和下降时间的影响 144

6.7反相器的上升时间和下降时间 145

6.7.1下降时间 145

6.7.2上升时间 146

6.7.3输入上升时间和下降时间对输出上升时间和下降时间的影响 147

6.8短沟道CMOS的传输延迟 148

6.8.1在短沟道CMOS中从高电平至低电平传输延迟tPHL 148

6.8.2短沟道CMOS低电平到高电平的传输延迟t PLH 149

6.8.3短沟道与长沟道延迟方程比较 149

6.8.4短沟道CMOS传输延迟设计方程 150

6.9功耗 152

6.9.1电容开关功耗 153

6.9.2短路功耗 153

6.9.3泄漏电流功耗 154

6.10扇出 156

6.11作为扇出函数的电路延迟 157

6.12 CMOS环形振荡器 160

6.13 CMOS反相器设计 160

6.14 CMOS NAND电路 161

6.14.1在CMOS NAND门中晶体管尺寸的调整 162

6.14.2 CMOS NAND门的静态特性 162

6.14.3 CMOS NAND门的动态特性 164

6.15 CMOS NOR电路 165

6.16 CMOS实现的其他逻辑功能 166

6.16.1 AND-OR-INVERT门晶体管尺寸的调整 167

6.17 74HC系列 CMOS 167

6.18准n-MOS电路 170

6.19 CMOS按比例缩小 171

6.19.1 CMOS全比例缩小 172

6.19.2 CMOS的恒定电压按比例缩小 172

6.20 CMOS中的闩锁 173

6.21 SPICE验证 174

6.22实际的观点 178

6.23小结 178

练习题 179

第7章 互连线 184

7.1引言 184

7.2互连线的电容 184

7.3互连线的电阻 186

7.4互连线的电感 188

7.5互连延时建模 188

7.5.1电容集总模型 189

7.5.2分布式模型 189

7.5.3传输线模型 191

7.6串扰 193

7.7多晶硅互连线 195

7.8 SPICE验证 196

7.9实际的观点 202

7.10小结 202

练习题 203

参考文献 204

第8章 动态CMOS 206

8.1引言 206

8.2上升时间 207

8.3下降时间 208

8.4电荷共享 209

8.5电荷保持 210

8.6逻辑设计 211

8.7使用P-MOS晶体管上拉网络的另一种形式 212

8.8动态逻辑电路级联 213

8.9多米诺逻辑 214

8.10多输出多米诺逻辑电路 215

8.11拉链逻辑 216

8.12动态传输晶体管电路 217

8.12.1逻辑“1”的传输延迟t1 218

8.12.2逻辑“0”的传输延迟t0 219

8.13 CMOS传输门电路 222

8.14 SPICE验证 223

8.15实际的观点 225

8.16小结 225

练习题 226

参考文献 227

第9章 低功耗CMOS电路 228

9.1引言 228

9.2低压CMOS电路 228

9.3多电压CMOS电路 229

9.4动态电源调节 231

9.5有源体偏置 232

9.6多阈值CMOS电路 234

9.7绝缘逻辑电路 235

9.8绝缘体上的硅 238

9.8.1 SOI技术 238

9.8.2 S01 MOS晶体管 241

9.8.3用于低功耗CMOS的SOI 242

9.9实际的观点 243

9.10小结 243

练习题 244

参考文献 245

第10章 双稳态电路 248

10.1引言 248

10.2置位一复位锁存器 250

10.3 SR触发器 251

10.4 JK触发器 252

10.5其他触发器 255

10.6施密特触发器 255

10.6.1 CMOS施密特触发器 257

10.7 SPICE验证 261

10.8实际的观点 263

10.9小结 263

练习题 263

参考文献 264

第11章 数字存储器 265

11.1引言 265

11.2静态随机存储器 266

11.2.1 CMOS SRAM单元 267

11.2.2 n-MOS SRAM单元 267

11.2.3 SRAM的灵敏放大器 268

11.3动态随机存储器 269

11.4只读存储器 270

11.4.1 NOR型只读存储器 271

11.4.2 NAND型只读存储器 273

11.5可编程只读存储器 274

11.6可擦除可编程只读存储器 274

11.7电可擦除可编程只读存储器 276

11.8闪存 277

11.9其他非易失性存储器 279

11.10数字存储器的存取时间 281

11.11行和列译码器设计 282

11.12实际的观点 284

11.13小结 285

练习题 285

参考文献 285

第12章 输入/输出和接口电路 289

12.1引言 289

12.2输入静电放电保护 289

12.3输入启用电路 290

12.3.1 CMOS传输门 290

12.4 CMOS输出缓冲器 293

12.5三态输出 297

12.6接口电路 298

12.6.1高电压CMOS到低电压CMOS 298

12.6.2低电压CMOS到高电压CMOS 300

12.7 SPICE验证 300

12.8实际的观点 304

12.9小结 304

练习题 304

参考文献 306

附录A符号列表 307

附录B国际单位制 315

附录C数量级前缀 316

附录D希腊字母 317

附录E物理常数 318

附录F在300K时硅和锗的特性 319

附录G在300K时二氧化硅的特性 320

附录H重要的方程式 321

附录I设计规则 322

附录J pn结开关瞬态特性 327

附录K双极和BiCMOS电路 330

附录L集成电路封装 341