SOC 系统设计PDF电子书下载

第1章 绪论 1

第2章 SoC设计概述 3

2.1 SoC基本概念 3

2.2 SoC研究内容 4

2.2.1 总线技术 4

2.2.2 IP核复用技术 4

2.2.3 可靠性设计技术 4

2.2.4 软硬件协同设计技术 5

2.2.5 SoC设计验证技术 5

2.2.6 芯片综合／时序分析技术 5

2.2.7 可测性／可调试性设计技术 5

2.2.8 低功耗设计技术 5

2.2.9 新型电路实现技术 5

2.2.1 0嵌入式软件移植开发 6

2.3 SoC分类 6

2.3.1 CSoC技术特点 6

2.3.2 SoPC技术特点 6

2.3.3 ASIC SoC技术特点 7

2.4 SoC技术发展方向 8

2.5 SoC设计流程 9

2.5.1 功能设计阶段 9

2.5.2 设计描述和行为级验证 9

2.5.3 逻辑综合 9

2.5.4 门级验证 9

2.5.5 布局和布线 10

2.6 IP核复用 10

2.6.1 IP复用概念的产生 10

2.6.2 IP复用的技术方法 10

2.7 如何为SoC设计选择IP核 11

2.7.1 软核与硬核的对比 11

2.7.2 附加提供物 13

2.7.3 EDA工具支持 14

2.7.4 评估IP提供商 15

2.8 降低SoC测试成本 15

2.8.1 优化测试流程 16

2.8.2 灵活配置测试平台 16

2.9 SoC设计平台 17

2.9.1 Synopsys 17

2.9.2 Cadence 17

2.9.3 Mentor Graphics 17

2.1 0系统级设计语言 18

2.1 0.1 SystemC简介 19

2.1 0.2 SystemC主要内容 19

2.1 0.3 SystemC与SystemVerilog 20

2.1 0.4常用语言描述能力比较 21

习题 21

第3章 现场可编程门阵列FPGA 22

3.1 FPGA结构与工作原理 22

3.2 Xilinx FPGA产品概述 24

3.2.1 Spartan系列 24

3.2.2 Virtex系列 25

3.3 FPGA配置 27

3.4 实验平台介绍 29

习题 30

第4章 VHDL硬件描述语言 31

4.1 VHDL硬件描述语言简介 31

4.2 VHDL语法要素 31

4.2.1 文字规则 31

4.2.2 数据对象 32

4.2.3 VHDL数据类型 33

4.2.4 VHDL运算符 35

4.3 VHDL程序结构 37

4.3.1 库、程序包说明 38

4.3.2 实体说明 38

4.3.3 结构体说明 39

4.4 VHDL顺序语句 41

4.4.1 赋值语句 42

4.4.2 IF语句 43

4.4.3 CASE语句 46

4.4.4 LOOP语句 48

4.4.5 NEXT语句 49

4.4.6 EXIT语句 50

4.4.7 子程序调用语句 51

4.4.8 RETURN语句 53

4.4.9 NULL语句 53

4.5 VHDL并行语句 54

4.5.1 赋值语句 54

4.5.2 进程语句 56

4.5.3 元件例化语句 58

4.5.4 块语句 60

4.5.5 生成语句 60

习题 61

第5章 常用数字逻辑单元VHDL描述 62

5.1 组合逻辑电路 62

5.1.1 门电路 62

5.1.2 编码器 65

5.1.3 译码器 66

5.1.4 数据选择器 68

5.1.5 数值比较器 70

5.1.6 算术运算 72

5.2 时序逻辑电路 73

5.2.1 触发器 73

5.2.2 移位寄存器 77

5.2.3 计数器 78

5.2.4 状态机 85

5.3 存储器设计 91

5.3.1 RAM存储器设计 91

5.3.2 ROM存储器设计 92

5.3.3 FIFO存储器设计 93

习题 95

第6章 ISE软件操作 96

6.1 ISE概述 96

6.2 ISE软件安装 96

6.3 ISE界面 98

6.4 ISE使用流程 99

6.4.1 创建工程 99

6.4.2 创建VHDL源文件 100

6.4.3 功能仿真 102

6.4.4 设计实现 104

6.4.5 时序仿真 105

6.4.6 下载配置 106

习题 107

第7章 ISE中IP核应用技术 108

7.1 DCM IP核应用 108

7.1.1 顶层文件编写 108

7.1.2 DCM IP核参数配置 109

7.1.3 仿真验证 112

7.2 RAM IP核应用 113

7.2.1 顶层文件编写 113

7.2.2 RAM IP核参数配置 116

7.2.3 仿真验证 119

7.3 ROM IP核应用 120

7.3.1 顶层文件编写 120

7.3.2 ROM IP核参数配置 121

7.3.3 仿真验证 124

7.4 FIFO IP核应用 125

7.4.1 顶层文件编写 125

7.4.2 FIFO IP核参数配置 126

7.4.3 仿真验证 129

习题 130

第8章 片内逻辑分析仪ChipScope应用 131

8.1 ChipScope简介 131

8.2 ChipScope软件安装 131

8.3 ChipScope软件使用 133

8.3.1 创建工程 134

8.3.2 设计实现 135

8.3.3 启动核插入工具 136

8.3.4 下载配置 139

8.3.5 启动Analyzer工具 141

习题 143

第9章 基于MicroBlaze的SoPC系统设计 144

9.1 SoPC概述 144

9.2 MicroBlaze处理器 144

9.3 嵌入式开发套件EDK概述 145

9.4 EDK软件安装 145

9.5 EDK基本开发实例 148

9.5.1 创建工程 148

9.5.2 添加IP核 152

9.5.3 工程编译 154

9.5.4 应用程序修改 154

9.5.5 下载测试 155

9.6 添加自定义IP核设计 157

9.6.1 创建ISE工程 157

9.6.2 新建EDK工程 158

9.6.3 创建自定义IP核 158

9.6.4 添加自定义IP核 166

9.6.5 工程编译 167

9.6.6 添加应用程序 168

9.6.7 下载测试 169

习题 169

参考文献 170