计算机组成与设计实验教程 第2版PDF电子书下载

第1章 TEC-8计算机硬件综合实验系统 1

1.1 TEC-8实验系统的用途 1

1.2 TEC-8实验系统技术特点 1

1.3 TEC-8实验系统组成 2

1.4逻辑测试笔 2

1.5 TEC-8实验系统结构和操作 3

1.5.1模型计算机时序信号 3

1.5.2模型计算机组成 3

1.6模型计算机指令系统 6

1.7指示灯、按钮和开关 7

1.8数字逻辑和数字系统实验部分 9

1.8.1基本实验通用区 9

1.8.2大型综合设计实验装置 9

1.9 E2 PROM中微代码的修改 10

第2章 计算机组成原理基本实验 16

2.1运算器组成实验 16

2.2双端口存储器实验 22

2.3数据通路实验 26

2.4微程序控制器实验 30

2.5 CPU组成与机器指令的执行 36

2.6中断原理实验 41

第3章 计算机组成原理课程综合设计 45

3.1模型机硬连线控制器设计 45

3.2模型机流水微程序控制器设计 51

3.3模型机流水硬连线控制器设计 53

3.4含有阵列乘法器的ALU设计 54

第4章 数字逻辑与数字系统基本实验 58

4.1基本逻辑门逻辑实验 58

4.2 TTL、 HC和HCT器件的电压传输特性实验 60

4.3三态门实验 63

4.4数据选择器和译码器实验 65

4.5全加器构成及测试实验 67

4.6组合逻辑中的冒险现象实验 69

4.7触发器实验 70

4.8简单时序电路实验 73

4.9计数器和数码管实验 75

4.10四相时钟分配器实验 79

第5章 数字逻辑与数字系统综合设计实验 81

5.1简易电子琴实验 81

5.2简易频率计实验 84

5.3简易交通灯实验 89

5.4 VGA接口设计 92

第6章 VHDL简介 96

6.1 VHDL程序的基本结构 97

6.1.1实体说明 97

6.1.2结构体说明 98

6.1.3程序包 101

6.1.4库 102

6.1.5配置 103

6.2 VHDL的客体及词法单元 104

6.2.1标识符 104

6.2.2词法单元 106

6.2.3 VHDL的数据类型 107

6.2.4 VHDL的对象 110

6.2.5 VHDL运算符 113

6.3 VHDL的基本描述语句 115

6.3.1进程语句 115

6.3.2并行语句 118

6.3.3顺序语句 131

6.4属性的描述与定义 135

6.4.1数值类属性 135

6.4.2函数类属性 136

6.4.3带属性函数的信号 138

6.5决断函数与信号延迟 140

6.5.1决断信号与决断函数 140

6.5.2信号延迟 141

第7章 Verilog HDL基本语法 142

7.1简单的Verilog HDL模块 143

7.1.1简单的Verilog HDL程序介绍 143

7.1.2模块的结构 144

7.1.3模块的端口定义 145

7.1.4模块内容 145

7.2数据类型及其常量、变量 146

7.2.1常量 147

7.2.2变量 149

7.3运算符及表达式 152

7.3.1基本的算术运算符 153

7.3.2位运算符 153

7.3.3逻辑运算符 155

7.3.4关系运算符 156

7.3.5等式运算符 156

7.3.6移位运算符 157

7.3.7位拼接运算符 157

7.3.8缩减运算符 158

7.3.9优先级别 158

7.3.10关键词 159

7.4赋值语句和块语句 159

7.4.1赋值语句 159

7.4.2块语句 161

7.5条件语句 164

7.5.1 if-else语句 164

7.5.2 case语句 167

7.5.3由于使用条件语句不当产生意外的锁存器 169

7.6循环语句 171

7.6.1 forever语句 171

7.6.2 repeat语句 171

7.6.3 while语句 172

7.6.4 for语句 172

7.7结构说明语句 174

7.7.1 initial语句 174

7.7.2 always语句 175

7.7.3 task和function说明语句 176

7.8系统函数和任务 180

7.8.1 ＄ display和＄write任务 180

7.8.2系统任务＄monitor 184

7.8.3时间度量系统函数＄time 185

7.8.4系统任务＄finish 186

7.8.5系统任务＄stop 186

7.8.6系统任务＄readmemb和＄readmemh 186

7.8.7系统任务＄random 188

7.9编译预处理 189

7.9.1宏定义｀define 189

7.9.2文件包含处理｀include 191

7.9.3时间尺度｀timescale 193

7.9.4条件编译命令ifdef、else和｀endif 195

7.10小结 196

第8章 Quartus Ⅱ的使用方法 197

8.1 Quartus Ⅱ介绍 197

8.2 Quartus Ⅱ安装 199

8.2.1 Quartus Ⅱ安装准备 199

8.2.2 Quartus Ⅱ软件安装 199

8.3 Quartus Ⅱ设计示例 203

附录A 部分74系列芯片资料及实验箱器件布局图 220

图索引 233

表索引 237