新编数字逻辑电路 第2版PDF电子书下载

第1章 数制与编码 1

1.1概述 1

1.1.1模拟电子技术和数字电子技术 1

1.1.2脉冲信号和数字信号 1

1.1.3数字电路的特点 2

1.2数制及其转换 2

1.2.1数制 2

1.2.2数制之间的转换 4

1.3编码 6

1.3.1二-十进制编码 6

1.3.2字符编码 7

1.4数字系统的EDA设计流程 8

1.4.1设计准备 8

1.4.2设计输入 8

1.4.3设计处理 9

1.4.4设计校验 10

1.4.5器件编程 10

1.4.6器件测试和设计验证 10

本章小结 10

思考题 11

第2章 逻辑代数和硬件描述语言基础 12

2.1逻辑代数基本概念 12

2.1.1逻辑常量和逻辑变量 12

2.1.2基本逻辑和复合逻辑 12

2.1.3逻辑函数的表示方法 16

2.1.4逻辑函数的相等 18

2.2逻辑代数的运算法则 19

2.2.1逻辑代数的基本公式 19

2.2.2逻辑代数的基本定理 20

2.2.3逻辑代数的常用公式 21

2.2.4异或运算公式 22

2.3逻辑函数的表达式 22

2.3.1逻辑函数常用表达式 22

2.3.2逻辑函数的标准表达式 23

2.4逻辑函数的简化法 25

2.4.1逻辑函数简化的意义 26

2.4.2逻辑函数的公式简化法 26

2.4.3逻辑函数的卡诺图简化法 27

2.5 Verilog HDL基础 32

2.5.1 Verilog HDL设计模块的基本结构 32

2.5.2 Verilog HDL的词法 33

2.5.3 Verilog HDL的语句 39

2.5.4不同抽象级别的Verilog HDL模型 45

本章小结 46

思考题 46

第3章 门电路 48

3.1概述 48

3.2晶体二极管和三极管的开关特性 49

3.2.1晶体二极管的开关特性 49

3.2.2晶体三极管的开关特性 53

3.3分立元件门 58

3.3.1二极管与门 58

3.3.2二极管或门 59

3.3.3三极管非门 60

3.3.4复合逻辑门 61

3.3.5正逻辑和负逻辑 62

3.4 TTL集成门 63

3.4.1 TTL集成与非门 63

3.4.2 TTL与非门的外部特性 65

3.4.3 TTL与非门的主要参数 69

3.4.4 TTL与非门的改进电路 70

3.4.5 TTL其他类型的集成电路 72

3.4.6 TTL集成电路多余输入端的处理 74

3.4.7 TTL电路的系列产品 75

3.5其他类型的双极型集成电路 75

3.5.1 ECL电路 75

3.5.2 121电路 76

3.6 MO S集成门 76

3.6.1 MO S管 76

3.6.2 MO S反相器 78

3.6.3 MO S门 80

3.6.4 CMO S门的外部特性 83

3.7基于Verilog HDL的门电路设计 85

3.7.1用assign语句建模方法实现门电路的描述 85

3.7.2用门级元件例化建模方式来描述门电路 86

本章小结 87

思考题 88

第4章 组合逻辑电路 93

4.1概述 93

4.1.1组合逻辑电路的结构和特点 93

4.1.2组合逻辑电路的分析方法 93

4.1.3组合逻辑电路的设计方法 94

4.2若干常用的组合逻辑电路 99

4.2.1算术运算电路 99

4.2.2编码器 101

4.2.3译码器 104

4.2.4数据选择器 108

4.2.5数值比较器 110

4.2.6奇偶校验器 112

4.3组合逻辑电路设计 114

4.3.1采用中规模集成部件实现组合逻辑电路 114

4.3.2基于Verilog HDL的组合逻辑电路的设计 119

4.4组合逻辑电路的竞争-冒险现象 130

本章小结 131

思考题 132

第5章 触发器 136

5.1概述 136

5.2基本RS触发器 137

5.2.1由与非门构成的基本RS触发器 137

5.2.2由或非门构成的基本RS触发器 139

5.3钟控触发器 140

5.3.1钟控RS触发器 140

5.3.2钟控D型触发器 142

5.3.3钟控JK触发器 143

5.3.4钟控T型触发器 145

5.3.5钟控T′触发器 145

5.4集成触发器 146

5.4.1主从结构JK触发器 146

5.4.2边沿JK触发器 148

5.4.3维持-阻寨结构集成触发器 149

5.5触发器之间的转换 150

5.5.1用JK触发器实现其他类型触发器 150

5.5.2用D触发器实现其他类型触发器 151

5.6基于Verilog HDL的触发器设计 152

5.6.1基本RS触发器的设计 152

5.6.2 D锁存器的设计 154

5.6.3 D触发器的设计 154

5.6.4 JK触发器的设计 155

本章小结 156

思考题 157

第6章 时序逻辑电路 160

6.1概述 160

6.1.1时序逻辑电路的结构和特点 160

6.1.2时序逻辑电路功能的描述方法 160

6.1.3时序逻辑电路的分析方法 161

6.1.4同步时序逻辑电路和异步时序逻辑电路 163

6.2寄存器和移位寄存器 163

6.2.1寄存器 163

6.2.2移位寄存器 164

6.2.3集成移位寄存器 165

6.3计数器 167

6.3.1同步计数器的分析 167

6.3.2异步计数器的分析 171

6.3.3集成计数器 175

6.4时序逻辑电路的设计 179

6.4.1同步计数器的设计 179

6.4.2异步计数器的设计 183

6.4.3移存型计数器的设计 186

6.4.4一般同步时序逻辑电路的设计 190

6.5基于 Verilog HDL的时序逻辑电路的设计 191

6.5.1数码寄存器的设计 191

6.5.2移位寄存器的设计 193

6.5.3计数器的设计 194

6.5.4顺序脉冲发生器的设计 197

6.5.5序列信号发生器的设计 198

6.5.6序列信号检测器的设计 200

本章小结 201

思考题 202

第7章 脉冲单元电路 206

7.1概述 206

7.1.1脉冲单元电路的分类、结构和波形参数 206

7.1.2脉冲波形参数的分析方法 207

7.1.3 555定时器 208

7.2施密特触发器 209

7.2.1用555定时器构成施密特触发器 209

7.2.2集成施密特触发器 212

7.3单稳态触发器 213

7.3.1用555定时器构成单稳态触发器 213

7.3.2集成单稳态触发器 214

7.4多谐震荡器 217

7.4.1用555定时器构成多谐震荡器 217

7.4.2用门电路构成多谐震荡器 219

7.4.3石英晶体震荡器 220

7.4.4用施密特电路构成多谐震荡器 221

本章小结 222

思考题 222

第8章 数/模和模/数转换 224

8.1概述 224

8.2数/模（D/A）转换 225

8.2.1 D/A转换器的结构 225

8.2.2 D/A转换器的主要技术指标 229

8.2.3集成D/A转换器 230

8.3模/数（A/D）转换 232

8.3.1 A/D转换器的基本原理 232

8.3.2 A/D转换器的类型 234

8.3.3 A/D转换器的主要技术指标 239

8.3.4集成A/D转换器 240

本章小结 241

思考题 242

第9章 半导体存储器 243

9.1概述 243

9.1.1半导体存储器的结构 243

9.1.2半导体存储器的分类 244

9.2随机存储器 245

9.2.1静态随机存储器（SRAM） 245

9.2.2动态随机存储器（DRAM） 246

9.2.3随机存储器的典型芯片 247

9.2.4随机存储器的扩展 248

9.3只读存储器 250

9.3.1固定ROM 250

9.3.2可编程只读存储器 251

9.3.3可擦除可编程只读存储器 251

9.3.4 ROM的应用 252

9.3.5可编程逻辑阵列PLA 254

9.4基于Verilog HDL的存储器设计 255

9.4.1 RAM设计 255

9.4.2 ROM的设计 257

本章小结 258

思考题 259

第10章 可编程逻辑器件 260

10.1 PLD的基本原理 260

10.1.1 PLD的分类 260

10.1.2阵列型PLD 263

10.1.3现场可编程门阵列FPGA 266

10.1.4基于查找表（LUT）的结构 268

10.2 PLD的设计技术 271

10.2.1 PLD的设计方法 271

10.2.2 PLD的设计流程 272

10.2.3在系统可编程技术 272

10.2.4边界扫描技术 275

10.3 PLD的编程与配置 276

10.3.1 CPLD的ISP方式编程 276

10.3.2使用PC的并口配置FPGA 278

本章小结 279

思考题 279

附录 国产半导体集成电路型号命名法 280

主要参考文献 282