第1章 PMOS集成电路结构与制造技术 1
1.1 铝栅E/E型PMOS结构 1
1.2 硅栅E/E型PMOS结构 3
1.3 铝栅E/D型PMOS结构 5
1.4 硅栅E/D型PMOS结构 7
1.5 铝栅E/E型PMOS工艺制程 9
1.6 硅栅E/D型PMOS工艺制程 12
第2章 NMOS集成电路结构与制造技术 17
2.1 E/E型NMOS（A）结构 17
2.2 E/E型NMOS（B）结构 19
2.3 E/D型NMOS（A）结构 21
2.4 E/D型NMOS（B）结构 23
2.5 E/D型NMOS（C）结构 25
2.6 E/D型NMOS EPROM结构 28
2.7 E/D型NMOS EEPROM结构 30
2.8 E/D型NMOS DRAM结构 32
2.9 E/D型NMOS SRAM结构 34
2.10 E/E型NMOS（A）工艺制程 36
2.11 E/D型NMOS（A）工艺制程 40
2.12 E/D型NMOS（B）工艺制程 43
2.13 E/D型NMOS SRAM工艺制程 46
第3章 P-Well CMOS集成电路结构与制造技术 51
3.1 铝栅P-Well CMOS（A）［薄场］结构 51
3.2 铝栅P-Well CMOS（B）［薄场］结构 52
3.3 铝栅P-Well CMOS（A）［厚场］结构 55
3.4 铝栅P-Well CMOS（B）［厚场］结构 57
3.5 铝栅P-Well CMOS（C）［厚场］结构 58
3.6 铝栅P-Well CMOS（D）［厚场］结构 62
3.7 铝栅P-Well CMOS（E）［厚场］结构 64
3.8 硅栅P-Well CMOS（A）结构 66
3.9 硅栅P-Well CMOS（B）结构 68
3.10 硅栅P-Well CMOS（C）结构 70
3.11 硅栅P-Well CMOS（D）结构 72
3.12 硅栅P-Well CMOS（E）结构 74
3.13 硅栅P-Well CMOS（F）结构 76
3.14 铝栅P-Well CMOS（A）［薄场］工艺制程 79
3.15 铝栅P-Well CMOS（A）［厚场］工艺制程 82
3.16 铝栅P-Well CMOS（C）［厚场］工艺制程 86
3.17 硅栅P-Well CMOS（B）工艺制程 89
3.18 硅栅P-Well CMOS（C）工艺制程 93
3.19 硅栅P-Well CMOS（E）工艺制程 96
第4章 N-Well CMOS集成电路结构与制造技术 100
4.1 N-Well CMOS（A）结构 100
4.2 N-Well CMOS（B）结构 102
4.3 N-Well CMOS（C）结构 104
4.4 N-Well CMOS（D）结构 106
4.5 N-Well CMOS EPROM结构 108
4.6 N-Well CMOS EEPROM（A）结构 110
4.7 N-Well CMOS EEPROM（B）结构 113
4.8 N-Well CMOS Flash（A）结构 115
4.9 N-Well CMOS Flash（B）结构 117
4.10 N-Well CMOS SRAM结构 119
4.11 N-Well CMOS DRAM（A）／（B）结构 121
4.12 N-Well CMOS DRAM（C）／（D）结构 123
4.13 N-Well CMOS（C）工艺制程 126
4.14 N-Well CMOS（D）工艺制程 130
4.15 N-Well CMOS EPROM工艺制程 134
4.16 N-Well CMOS EEPROM（A）工艺制程 137
4.17 N-Well CMOS DRAM（B）工艺制程 141
4.18 N-Well CMOS SRAM工艺制程 145
第5章 亚微米／深亚微米CMOS集成电路结构与制造技术 150
5.1 亚微米Twin-Well CMOS（SMA）结构 150
5.2 亚微米Twin-Well CMOS（SMB）结构 152
5.3 亚微米Twin-Well CMOS（SMC）结构 154
5.4 亚微米Twin-Well CMOS（SMD）结构 156
5.5 亚微米CMOS Mask ROM（SMA）结构 158
5.6 亚微米CMOS Mask ROM（SMB）结构 160
5.7 亚微米CMOS Mask ROM（SMC）结构 162
5.8 亚微米CMOS EEPROM结构 164
5.9 深亚微米Twin-Well CMOS（DSMA）结构 167
5.10 深亚微米Twin-Well CMOS（DSMB）结构 169
5.11 深亚微米Twin-Well CMOS（DSMC）结构 171
5.12 深亚微米Twin-Well CMOS（DSMD）结构 173
5.13 深亚微米Twin-Well CMOS（DSME）结构 175
5.14 超深亚微米Twin-Well CMOS（VDSM）结构 176
5.15 亚微米CMOS（SMB）工艺制程 180
5.16 亚微米CMOS（SMC）工艺制程 184
5.17 亚微米CMOS MASK ROM（SMA）工艺制程 189
5.18 深亚微米CMOS（DSMB）工艺制程 192
5.19 深亚微米CMOS（DSMC）工艺制程 195
第6章 低压／高压兼容CMOS集成电路结构与制造技术 200
6.1 低压／高压兼容P-Well CMOS（A）结构 200
6.2 低压／高压兼容P-Well CMOS（B）结构 202
6.3 低压／高压兼容P-Well CMOS（C）结构 204
6.4 低压／高压兼容N-Well CMOS（A）结构 206
6.5 低压／高压兼容N-Well CMOS（B）结构 209
6.6 低压／高压兼容N-Well CMOS（C）结构 211
6.7 低压／高压兼容Twin-Well CMOS（A）结构 213
6.8 低压／高压兼容Twin-Well CMOS（B）结构 215
6.9 低压／高压兼容Twin-Well CMOS（C）结构 218
6.10 LV/HV兼容P-Well CMOS（B）工艺制程 220
6.11 LV/HV兼容P-Well CMOS（B＊）工艺制程 225
6.12 LV/HV兼容N-Well CMOS（B）工艺制程 229
6.13 LV/HV兼容N-Well CMOS（C）工艺制程 232
6.14 LV/HV兼容Twin-Well CMOS（B）工艺制程 238
第7章 BiCMOS集成电路结构与制造技术 244
7.1 P-Well BiCMOS［C］-（A）结构 244
7.2 P-Well BiCMOS［C］-（B）结构 246
7.3 P-Well BiCMOS［B］-（A）结构 248
7.4 P-Well BiCMOS［B］-（B）结构 250
7.5 P-Well BiCMOS［B］-（C）结构 252
7.6 P-Well BiCMOS［B］-（D）结构 254
7.7 N-Well BiCMOS［C］-（A）结构 256
7.8 N-Well BiCMOS［C］-（B）结构 258
7.9 N-Well BiCMOS［B］-（A）结构 261
7.10 N-Well BiCMOS［B］-（B）结构 263
7.11 Twin-Well BiCMOS［C］结构 265
7.12 Twin-Well BiCMOS［B］-（A）结构 267
7.13 Twin-Well BiCMOS［B］-（B）结构 269
7.14 Twin-Well BiCMOS［B］-（C）结构 271
7.15 Twin-Well BiCMOS［B］-（D）结构 273
7.16 Twin-Well BiCMOS［B］-（E）结构 275
7.17 P-Well BiCMOS［C］-（A）工艺制程 277
7.18 P-Well BiCMOS［B］-（D）工艺制程 280
7.19 N-Well BiCMOS［C］-（A）工艺制程 286
7.20 N-Well BiCMOS［B］-（A）工艺制程 290
7.21 Twin-Well BiCMOS［B］-（A）工艺制程 293
7.22 Twin-Well BiCMOS［B］-（D）工艺制程 297
第8章 LV/HV兼容BiCMOS集成电路结构与制造技术 303
8.1 低压／高压兼容P-Well BiCMOS［C］-（A）结构 303
8.2 低压／高压兼容P-Well BiCMOS［C］-（B）结构 305
8.3 低压／高压兼容P-Well BiCMOS［B］-（A）结构 307
8.4 低压／高压兼容P-Well BiCMOS［B］-（B）结构 309
8.5 低压／高压兼容N-Well BiCMOS［C］-（A）结构 311
8.6 低压／高压兼容N-Well BiCMOS［C］-（B）结构 313
8.7 低压／高压兼容N-Well BiCMOS［B］-（A）结构 316
8.8 低压／高压兼容N-Well BiCMOS［B］-（B）结构 318
8.9 低压／高压兼容Twin-Well BiCMOS［C］-（A）结构 320
8.10 低压／高压兼容Twin-Well BiCMOS［C］-（B）结构 322
8.11 低压／高压兼容Twin-Well BiCMOS［B］-（A）结构 324
8.12 低压／高压兼容Twin-Well BiCMOS［B］-（B）结构 326
8.13 低压／高压兼容Twin-Well BiCMOS［B］-（C）结构 328
8.14 LV/HV P-Well BiCMOS［C］-（A）工艺制程 330
8.15 LV/HV P-Well BiCMOS［B］-（A）工艺制程 333
8.16 LV/HV N-Well BiCMOS［C］-（B）工艺制程 338
8.17 LV/HV N-Well BiCMOS［B］-（B）工艺制程 343
8.18 LV/HV Twin-Well BiCMOS［B］-（A）工艺制程 346
8.19 LV/HV Twin-Well BiCMOS［B］-（B）工艺制程 351
第9章 LV/HV兼容BCD集成电路结构与制造技术 356
9.1 低压／高压兼容P-Well BCD［C］-（A）结构 356
9.2 低压／高压兼容P-Well BCD［C］-（B）结构 358
9.3 低压／高压兼容P-Well BCD［C］-（C）结构 360
9.4 低压／高压兼容P-Well BCD［C］-（D）结构 362
9.5 低压／高压兼容N-Well BCD［C］-（A）结构 365
9.6 低压／高压兼容N-Well BCD［C］-（B）结构 367
9.7 低压／高压兼容N-Well BCD［C］-（C）结构 369
9.8 低压／高压兼容N-Well BCD［C］-（D）结构 371
9.9 低压／高压兼容N-Well BCD［C］-（E）结构 373
9.10 低压／高压兼容N-Well BCD［C］-（F）结构 375
9.11 低压／高压兼容P-Well BCD［B］-（A）结构 377
9.12 低压／高压兼容P-Well BCD［B］-（B）结构 379
9.13 低压／高压兼容P-Well BCD［B］-（C）结构 381
9.14 低压／高压兼容P-Well BCD［B］-（D）结构 383
9.15 低压／高压兼容P-Well BCD［B］-（E）结构 385
9.16 低压／高压兼容P-Well BCD［B］-（F）结构 387
9.17 低压／高压兼容P-Well BCD［B］-（A1）结构 389
9.18 低压／高压兼容P-Well BCD［B］-（A2）结构 391
9.19 低压／高压兼容P-Well BCD［B］-（A3）结构 393
9.20 低压／高压兼容P-Well BCD［B］-（A4）结构 395
9.21 低压／高压兼容P-Well BCD［B］-（B＊）结构 397
9.22 低压／高压兼容Twin-Well BCD［C］结构 399
9.23 低压／高压兼容Twin-Well BCD［B］结构 401
9.24 LV/HV P-Well BCD［C］-（C）工艺制程 403
9.25 LV/HV N-Well BCD［C］-（D）工艺制程 407
9.26 LV/HV P-Well BCD［B］-（F）工艺制程 410
9.27 LV/HV P-Well BCD［B］-（A3）工艺制程 415
9.28 LV/HV P-Well BCD［B］-（B＊）工艺制程 419
9.29 LV/HV Twin-Well BCD［B］工艺制程 423
附录Ⅰ 参考资料 429
附录Ⅱ 术语缩写对照 430
附录Ⅲ 简要提示 434