MC 68306 EC000集成处理器用户手册PDF电子书下载

第一章 概述 2

1．1 MC68EC000中央处理器 2

1．2 片内外设 2

1．2．1 串行模式 2

1．2．2 DRAM控制器 3

1．2．3 片选 3

1．2．4 并行端口 3

1．2．5 中断控制器 3

1．2．6 时钟 3

1．2．7 总线超时监控器 4

1．2．8 模式控制器 4

1．2．9 IEEE 1149.1测试 4

2．1 总线信号 8

第二章 信号描述 8

2．1．1 地址总线（A23～A1） 9

2．1．2 地址选通（AS） 9

2．1．3 总线错误（BERR） 9

2．1．4 总线请求（BR） 9

2．1．5 总线允许（BG） 9

2．1．6 总线允许响应（BGACK） 9

2．1．7 数据总线（D15～D0） 9

2．1．8 数据传送响应（DTACK） 10

2．1．9 DRAM复用地址总线（DRAMA14～DRAMA0） 10

2．1．10 处理器功能码（FC2～FC0） 10

2．1．11 停机（HALT） 10

2．1．16 输出允许（OE） 11

2．1．14 高字节写入（UW） 11

2．1．15 低字节写入（LW） 11

2．1．12 读/写（R/W） 11

2．1．13 高位和低位数据选通（UDS，LDS） 11

2．1．17 复位（RESET） 12

2．2 片选信号 12

2．3 DRAM控制器信号 12

2．3．1 列地址选通（CAS1～CAS0） 12

2．3．2 行地址选通（RAS1～RAS0） 12

2．3．3 DRAM写信号（DRAMW） 12

2．4 中断控制和并行端口信号 12

2．4．1 中断请求（IRQ7～IRQ1） 12

2．4．2 中断响应（IACK7～IACK1） 12

2．5．3 地址模式（AMODE） 13

2．6．2 通道A发送器串行数据输出（TxDA） 13

2．6．1 通道A接收器串行数据输入（RxDA） 13

2．6 串行模块信号 13

2．5．1 晶体振荡器（EXTAL、XTAL） 13

2．5．2 时钟输出（CLKOUT） 13

2．5 时钟和模式控制信号 13

2．4．4 端口B（PB7～PB0） 13

2．4．3 端口A（PA7～PA0） 13

2．6．3 通道B接收器串行数据输入（RxDB） 14

2．6．4 通道B发送器串行数据输出（TxDB） 14

2．6．5 CTSA 14

2．6．6 RTSA 14

2．6．7 CTSB 14

2．6．8 RTSB 14

2．6．9 晶体振荡器（X1/CLK，X2） 14

2．6．10 IP2 14

2．6．11 OP3 14

2．7．4 测试数据输出（TDO） 15

2．7．3 测试数据输入（TDI） 15

2．7．5 测试复位（TRST） 15

2．7 JTAG端口测试信号 15

2．7．1 测试时钟（TCK） 15

2．7．2 测试模式选择（TMS） 15

第三章 68000总线操作说明 16

3．1 数据传送操作 16

3．1．1 读周期 16

3．1．2 写周期 19

3．1．3 读—改—写周期 20

3．1．4 CPU间隔周期 23

3．2 总线仲裁 24

3．2．1 总线请求 26

3．2．2 接收总线允许 26

3．2．3 主控权确认（仅用于3线总线仲裁） 26

3．3 总线仲裁控制 27

3．4．1 总线错误操作 31

3．4 总线错误和停机操作 31

3．4．2 重试总线周期 32

3．4．3 停机操作 32

3．4．4 双总线故障 34

3．5 复位操作 34

3．6 DTACK、BERR和HALT之间的关系 35

3．7 异步操作 36

3．8 同步操作 38

第四章 EC000中央处理器 41

4．1 特点 41

4．2 处理状态 41

4．3 编程模型 41

4．3．1 数据格式摘要 42

4．3．2 寻址能力摘要 43

4．3．3 符号约定 44

4．4 EC000中央处理器指令集概述 47

4．5 异常处理 52

4．5．1 异常向量 54

4．6 特殊异常处理 55

4．6．1 复位异常 56

4．6．2 中断异常 56

4．6．3 未初始化的中断异常 56

4．6．4 假中断异常 56

4．6．5 指令陷阱 57

4．6．6 非法和无效指令 57

4．6．7 特权违章 57

4．6．9 总线错误 58

4．6．8 跟踪 58

4．6．10 地址错误 59

4．6．11 多重异常 59

第五章 系统操作 60

5．1 MC68306地址空间 60

5．2 寄存器说明 62

5．2．1 系统寄存器 62

5．2．2 计时器向量寄存器 63

5．2．3 总线超过周期寄存器 63

5．2．4 中断寄存器 63

5．2．4．1 中断控制寄存器 63

5．2．4．2 中断状态寄存器 64

5．2．5 I/O端口寄存器 64

5．2．5．2 端口方向寄存器 65

5．2．5．1 端口引脚寄存器 65

5．2．5．3 端口数据寄存器 66

5．2．6 片选 66

5．2．6．1 片选配置寄存器（高半位） 67

5．2．6．2 片选配置寄存器（低半位） 67

5．2．7 DRAM控制寄存器 69

5．2．7．1 DRAM刷新寄存器 70

5．2．7．2 DRAM块配置寄存器（高半位） 71

5．2．7．3 DRAM块配置寄存器（低半位） 71

5．2．8 自动DTACK的生成 73

5．3 晶体振荡器 73

第六章 串行模块 74

6．1 模块概述 74

6．1．4 中断控制逻辑 75

6．1．3 定时器/计数器 75

6．1．2 波特率发生器逻辑 75

6．1．1 串行通信通道A和通道B 75

6．1．5 串行模块与MC68681的比较 76

6．2 串行模块的信号定义 76

6．2．1 晶振输入或外部时钟（X1/CLK） 76

6．2．2 晶振的输出（X2） 76

6．2．3 通道A发送器串行数据输出（TxDA） 76

6．2．4 通道A接收器串行数据输入（RxDA） 76

6．2．5 通道B发送器串行数据输出（TxDB） 76

6．2．6 通道B接收器串行数据输入（RxDB） 77

6．2．7 通道A的发送请求（RTSA/OP0） 77

6．2．7．1 RTSA 77

6．2．7．2 OP0 77

6．2．10．1 CTSB 78

6．2．10．2 IP1 78

6．2．10 通道B发送清除（CTSB/IP1） 78

6．3 操作 78

6．3．1 波特率发生器 78

6．2．8．1 RTSB 78

6．2．9．2 IP0 78

6．2．9．1 CTSA 78

6．2．9 通道A发送清除（CTSA/IP0） 78

6．2．8．2 OP1 78

6．2．8 通道B的发送请求（RTSB/OP1） 78

6．3．2 发送器和接收器操作模式 79

6．3．2．1 发送器 79

6．3．2．2 接收器 79

6．3．2．3 FIFO堆栈 81

6．3．3．3 远程回环模式 83

6．3．3．2 本地回环模式 83

6．3．3．1 自动回声模式 83

6．3．3 回环模式 83

6．3．4 多点方式 84

6．3．5 计数器/定时器 85

6．3．5．1 计数器模式 85

6．3．5．2 定时器模式 85

6．3．6 总线操作 86

6．3．6．1 读周期 86

6．3．6．2 写周期 86

6．3．6．3 中断响应周期 86

6．4 寄存器描述及编程 86

6．4．1 寄存器描述 86

6．4．1．1 模式寄存器1（DUMR1） 87

6．4．1．2 模式寄存器2（DUMR2） 89

6．4．1．3 状态寄存器（DUSR） 90

6．4．1．4 时钟选择寄存器（DUCSR） 92

6．4．1．5 命令寄存器（DUCR） 93

6．4．1．6 接收器缓冲（DURB） 95

6．4．1．7 发送器缓冲（DUTB） 96

6．4．1．8 输入端口改变寄存器（DUIPCR） 96

6．4．1．9 辅助控制寄存器（DUACR） 96

6．4．1．10 中断状态寄存器（DUISR） 97

6．4．1．11 中断屏蔽寄存器（DUIMR） 98

6．4．1．12 计数寄存器：计数器当前高位（DUCUR） 99

6．4．1．13 计数寄存器：计数器当前低位（DUCLR） 99

6．4．1．14 计数器/定时器高位预置寄存器（DUCTUR） 99

6．4．1．15 计数器/定时器低位预置寄存器（DUCTLR） 99

6．4．1．18 输出端口控制寄存器（DUOPCR） 100

6．4．1．17 输入端口寄存器（DUIP） 100

6．4．1．16 中断矢量寄存器（DUIVR） 100

6．4．1．19 输出端口数据寄存器（DUOP） 101

6．4．1．20 启动计数器命令寄存器 102

6．4．1．21 停止计数命令寄存器 102

6．4．2 编程 102

6．4．2．1 串行模块初始化 102

6．4．2．2 I/O驱动例子 103

6．4．2．3 中断处理 103

6．5 串行模块初始化步骤 106

第七章 IEEE 1149.1测试访问端口 108

7．1 概述 108

7．2 TAP控制器 109

7．3 边界扫描寄存器 109

7．4．2 SAMPLE/PRECLAD（110） 115

7．4 指令寄存器 115

7．4．1 EXTEST（000） 115

7．4．3 BYPASS（010，101，111） 116

7．4．4 CLAMP（011） 116

7．5 MC68306限制 116

7．6 非IEEE1149.1操作 116

第八章 电气特性 117

8．1 最大额定值 117

8．2 热特性 117

8．3 电源要求 118

8．4 AC电气特性定义 118

8．5 DC电气特性—— 120

8．6 AC电气特性——时钟时序 120

8．7 AC电气特性——读和写周期 121

8．8 AC电气特性——片选和中断响应 125

8．9 AC电气特性——总线仲裁 126

8．10 总线操作——DRAM访问AC时序特性 128

8．11 串行模块电气特性 130

8．12 串行模块AC电气特性——时钟时序 131

8．13 AC电气特性——端口时序 131

8．14 AC电气特性——中断复位时序 132

8．15 AC电气特性——发送器时序 132

8．16 AC电气特性——接收器时序 133

8．17 IEEE1149.1电气特性 134

第九章 订货信息和机械数据 136

9．1 标准订货信息 136

9．2 管脚分配 136

9．3 封装尺寸 138