集成电路测试技术基础PDF电子书下载

第1章 数字集成电路中常见的故障 1

1.1基本概念 1

1.2故障模型 1

1.2.1固定故障模型 2

1.2.2桥接故障 3

1.2.3在CMOS集成电路中的中断故障和晶体管固定关断故障 5

1.2.4延迟故障 7

1.3暂态故障 8

第2章 组合逻辑电路的测试方法 13

2.1数字电路的故障诊断 13

2.2组合逻辑电路的向量生成技术 14

2.2.1一维敏感路径法 14

2.2.2布尔差分法 16

2.2.3 D算法 21

2.2.4路径引导算法 30

2.2.5扇出引导算法 31

2.2.6延迟故障检测 33

2.3组合逻辑电路中多故障的检测 35

第3章 可测试性逻辑电路的设计 37

3.1 Reed-Muller扩展法 37

3.2三级或-与-或设计 40

3.3可测试逻辑的自动综合 41

3.4多级组合逻辑电路的可测试性设计 42

3.4.1单体提取法 42

3.4.2双体提取法 43

3.4.3双体及补体同时提取法 44

3.5可测试逻辑电路的综合 47

3.6在组合逻辑电路中路径延迟故障的测试 50

3.7可测试的PLA设计 52

第4章 时序电路的测试方法 55

4.1使用迭代法对时序电路进行测试 55

4.2状态表验证法 56

4.3基于电路结构的测试方法 61

4.4功能故障模型 65

4.5基于功能故障模型的测试向量生成 66

第5章 时序电路可测试性设计 71

5.1可控制性和可观测性 71

5.2提高可测试性的Ad Hoc设计规则 72

5.3可诊断时序电路的设计 76

5.4可测试时序电路设计中的扫描路径技术 78

5.5电平敏感型扫描设计（LSSD） 81

5.5.1时钟无冒险锁存 81

5.5.2 LSSD设计规则 83

5.5.3 LSSD方法的优点 87

5.6随机扫描技术 88

5.7局部扫描 90

5.8使用非扫描技术进行可测试性时序电路的设计 91

5.9相交检测 93

5.10边界扫描技术 96

第6章 内嵌自测试 101

6.1 BIST的测试向量生成技术 101

6.1.1穷举测试法 102

6.1.2伪穷举测试向量生成技术 103

6.1.3伪随机向量生成法 107

6.1.4确定性测试法 109

6.2输出响应分析 110

6.2.1转换计数 110

6.2.2并发检验 111

6.2.3签名分析法 112

6.3循环型BIST 114

6.4 SoC设计中的BIST/DFT综合策略 115

第7章 模拟电路的测试 119

7.1简介 119

7.1.1模拟电路特性 120

7.1.2模拟故障机理和故障模型 122

7.2模拟电路的测试 126

7.2.1模拟电路测试方法 126

7.2.2模拟测试波形 128

7.2.3直流参数测量 130

7.2.4交流参数测试 133

第8章 混合信号测试 139

8.1模数转换器简介 139

8.2 ADC和DAC的电路结构 141

8.2.1 DAC电路结构 143

8.2.2 ADC电路结构 143

8.3 ADC和DAC的特性参数和故障模型 144

8.4 IEEE 1057标准 148

8.5 ADC在时域内的测试 148

8.5.1输出编码 148

8.5.2编码转换等级测试（静态） 149

8.5.3编码转换等级测试（动态） 150

8.5.4增益和偏置测试 150

8.5.5线性化误差和最大静态误差 151

8.5.6正弦波适应测试 152

8.6频域ADC的测试 152

8.7混合信号测试总线标准——IEEE 1149.4标准 153

8.7.1 IEEE 1149.4标准概述 153

8.7.2 IEEE 1149.4电路结构 154

8.7.3 IEEE 1149.4标准的指令 158

8.7.4 IEEE 1149.4的测试模式 159

第9章 混合信号测试应用简介 165

9.1测试方案 166

9.2测试结果 169

参考文献 171